新闻中心

EEPW首页 > 消费电子 > 业界动态 > 英特尔公司开发超低功耗制程

英特尔公司开发超低功耗制程

——
作者:时间:2005-09-22来源:电子产品世界收藏

  2005 年 9 月 21 日,北京讯――当前,正致力开发其高性能65 纳米(nm)逻辑制程的超低功耗版,以支持面向移动平台和小型设备的超低功耗芯片的生产。这种超低功耗制程将会是英特尔第二代基于65 纳米制造技术的芯片制程。

  英特尔65 纳米(1 纳米是 1 米的十亿分之一)高性能制程较英特尔当前行业领先的 90 纳米制程在功耗和性能方面双双胜出。英特尔此种超低功耗65纳米的工艺制程为英特尔芯片设计人员提供了更多选择,以满足电控设备用户对于电路密度、性能及功耗的各种需求。

  英特尔移动平台事业部副总裁兼总经理 邓慕理(Mooly Eden) 表示:“人们渴望拥有能最大限度延长电池使用时间的移动平台,此类产品将借我们的新型超低功耗制程得到显著增强。同时,我们将设计未来的移动平台,以充分利用这两种领先 65 纳米制程的强大优势。”

  降低芯片功耗的因素之一便是改进晶体管的设计,这一点对于移动设备和电控设备来说尤为重要。这些微小晶体管即使是在“关闭”状态下,也会出现的漏电现象,对于整个行业也是一个巨大挑战。

  英特尔高级院士兼制程架构与集成部门总监Mark Bohr这样讲到:“当前某些芯片上晶体管数目已超过十亿,很明显,单个晶体管的改进能够为整台设备带来数倍的性能提升。对采用英特尔超低功耗65纳米制程技术的芯片作测试表明,通过利用我们的标准制程,晶体管渗漏问题降低了大约1000倍。这就为采用此项技术的设备用户大大节省了功耗。”

英特尔超低功耗65纳米制程技术

  英特尔超低功耗65纳米制程技术包括多项关键的晶体管改进,在实现低功耗的同时提供了业界领先的高性能。这些改进大大减少了三种主要的晶体管渗漏:次临界渗漏、接合点渗漏以及栅氧化层泄漏。晶体管渗漏的减少直接导致了功耗的降低和电池使用时间的延长。

关于英特尔65纳米制程技术

  英特尔65纳米制程采用更高性能、更低功耗的晶体管、英特尔第二代应变硅、八层高速铜互联层以及新型低K绝缘材料。使用该制程将使英特尔当前的单片晶体管数量(使用英特尔90纳米技术)再翻一番。

  英特尔65纳米制程将采用栅极长度仅为35纳米的新型晶体管,这将是业界体积最小、性能最高的量产CMOS晶体管。比较起来,当前所生产的最先进的晶体管应用于英特尔®奔腾®4处理器中,其栅极长度长度为50纳米。体积小、速度快的晶体管是超快速处理器的重要构建模块。

  此外,英特尔已将其第二代高性能应变硅集成到这些65纳米制程中。应变硅可提供更高的驱动电流,从而提高晶体管的速度,而生产成本仅增加2%。



评论


相关推荐

技术专区

关闭