标准通信芯片及其在电信中的应用(04-100)
——
本文引用地址：http://www.eepw.com.cn/article/80881.htm
在图1所示的电路中， 主时钟从OCXO输出， 其他每个相关时钟都由一个单独的锁相环路，经过VCXO输出。 从这个典型方案我们可以看到，传统时钟板设计非常复杂，涉及模拟和高频布线问题，输出指标对电源干扰和噪声敏感问题，输出抖动指标不好等问题。生产过程中PCB面积大，元器件多，采购维护困难，成本居高不下等等， 有诸多不利因素阻碍设计和应用。
IDT公司最新推出的WANPLL时钟芯片系列能很好地解决了时钟设计的这些问题。这个系列的时钟芯片支持锁定， 自由振荡，保持等功能，最高支持达2级钟。该系列时钟芯片涵盖了表1所列出的所有时钟频率。 用同一芯片可以轻易完成上述SONET/SDH、3G/CDMA2000、GSM、PDH、BITS等应用的要求。
以图1的方案所实现的功能作为对照，使用IDT的WANPLL时钟芯片实现的电路方案如图2。
评论