基于DSP的ARINC429通信板的研制

作者：时间：2006-05-07来源：网络收藏

摘要：数字信号处理器(ＤＳＰ在很多领域都已获得广泛的应用，ＡＲＩＮＣ４２９数字信息传输规范是航空电子设备通信标准。介绍了用ＤＳＰ芯片ＴＭＳ３２０Ｆ２０６和高性能的数据通信芯片ＨＳ－３２８２开发ＡＲＩＮＣ４２９通信板的一种方法。

本文引用地址：http://www.eepw.com.cn/article/242289.htm

关键词：数字信号处理器（ＤＳＰ）ＡＲＩＮＣ４２９数字传输规范

在现代民用飞机上，系统与系统之间，系统与部件之间需要传输大量信息，随着数字技术的发展和微型电子计算机的出现，越来越多的航空电子设备已采用数字化技术。ＡＲＩＮＣ规范是为了在航空电子设备之间传输数字数据信息而制定的一个航空运输的工业标准。早期用单片机开发的ＡＲＩＮＣ４２９通讯板，不仅不能保证相邻８个字之间的４位间隔，而且硬件电路比较复杂。现在虽有集成ＡＲＩＮＣ４２９通信板商品化产品，但价格高达近５万元。利用价格较低的ＤＳＰ芯片ＴＭＳ３２０ＣＦ２０６和ＨＳ－３２８２制成的ＡＲＩＮＣ４２９通讯板很好地解决了这个问题。

１ＡＲＩＮＣ４２９数字数据信息传输规范

数据信息传输规范阐述了通过一对双绞屏蔽线（数字数据总线）从一个端口向系统和设备以串行方式传输数字数据信息的方法。ＡＲＩＮＣ４２９系统规定，一个数据字有３２位，它们被分为５段，即：

①标志码（ｌａｂｅｌ），第１～８位，用于标识传输的参数；

②源／目的识别码（ＳＤＩ），第９～１０位。当需要将一些专用字传输到一个多系统的特定系统时，就可以用ＳＤＩ来识别字的目的地。ＳＤＩ也可以根据字内容来判明一个多系统的源系统；

③数据区(ｄａｔａ，第１１～２９位。将数据进行编码，以便于传输；

④符号状态位（ＳＳＭ），第２９～３１位，用于标识数据字的特性，如方向、符号等。ＳＳＭ也可表明数据发生器硬件的状态，是无效数据还是试验数据；

⑤奇偶校验位（ｐａｒｉｔｙ），第３２位。ＡＲＩＮＣ４２９数字信息系统奇偶校验位逻辑提供的是奇校验。

３２位的数据字以脉冲形式发送，采用了双极回零调制，发送出去的脉冲有三个电平，即高电平（＋１０Ｖ）、中电平（０Ｖ）、低电平（－１０Ｖ）。高电平为逻辑１，低电平为逻辑０，中电平为发送自身时钟脉冲，如图１所示。字与字之间以一定间隔（４位）分开，此间隔作为字同步。

２ＨＳ－３２８２介绍

ＨＳ－３２８２是美国ＨＡＲＲＩＳ公司推出的高性能数据通信芯片，它支持ＡＲＩＮＣ４２９通讯规范和其他串行数据传输协议，外接驱动芯片ＨＳ－３１８２便可以产生ＡＲＩＮＣ４２９电平，其引脚排列如图２所示，主要引脚功能如表１所示。

表1 HS-3282 引脚功能

引脚	符号	功能
1	VCC	提供55%V电压
2	429 DI1(A)	ARINC 429 数据输入到接收器1
3	429 DI1(B)	ARINC 429 数据输入到接收器1
4	429 DI1(A)	ARINC 429 数据输入到接收器2
5	429 DI1(B)	ARINC 429 数据输入到接收器2
6	D/R1	接收器1数据可读取标志信号
7	D/R2	接收器2数据可读取标志信号
8	SEL	总线数据选择
9	EN1	使接收器1的数据能到达数据总线
10	EN2	使接收器2的数据能到达数据总线
28	PL1	并行装载输入信号，第一个16bit字被装载到发送存储器
29	PL2	并行装载输入信号，第一个16bit字被装载到发送存储器，并把初始数据转移到存储器堆栈。
30	TX/R	发送标志输出，表明存储器空
33	ENTX	发送使能输入信号，所FIFO存储器里的数据发送出去
34	CWSTR	控制字输入选通信号锁存数据总线上的控制字到控制字寄存器
39	MR	主复位信号，低电平有效

该芯片具有以下特点：①数据字的长度为２５位或３２位，其中３２位字符合ＡＲＩＮＣ４２９规范，数据传输速率为０～１００ｋｂｐｓ；②具有２个独立的接收部件和１个发送部件，可同时进行接收和发送，且接收部件和发送部件相互独立；③两个接收部件相互独立，它们的工作速度１０倍于接收数据的速率，可直接同ＡＲＩＮＣ总线相连；④能自动实现发送数据的并／串转换和产生奇偶校验位；⑤能自动实现接收的数据串／并转换和奇偶校验；⑥能自动产生字与字之间的４位间隔；⑦具有和外部ＣＰＵ联系的接口，可通过命令字设置芯片的各种工作方式；⑧单电源＋５Ｖ，ＤＣ供电，采用ＣＭＯＳ工艺，功耗低，工作温度范围符合军用标准，采用４０脚ＤＩＰ封装。

３ＡＲＩＮＣ４２９通信板的系统设计

３.１硬件设计

由于ＴＭＳ３２０Ｆ２０６具有以下特点：数据总线和地址总线是分开且都是１６位的；片内有３２Ｋ的闪速存储器（电可擦除）、５４４个字的双访问ＲＡＭ（ＤＡＲＡＭ）。所以可把３２Ｋ的闪速存储器配置成程序存储器，把５４４个字的ＤＡＲＡＭ配置成数据存储器，这样就不需外接程序存储器和数据存储器，使硬件电路简单。下面给出设计的电路原理框图，如图３所示。

为了将数据可靠地写入ＨＳ－３２８２，采用了如下方法：先将数据锁存，而后再产生控制信号。这些控制信号由Ｆ２０６的低８位数据总线Ｄ０～Ｄ７经７４ＬＳ３７３提供，用Ｆ２０６的地址总线中Ａ１３、Ａ１４和Ａ１５作为３－８译码器的输入，把它的输出作为７４ＬＳ３７３和７４ＬＳ２４４的片选信号，映射到各自地址空间。该电路中利用ＰＣ机的串口和Ｆ２０６的异步串行口进行通信。当要求改变发送数据时，由ＰＣ机通过串行口提供给Ｆ２０６。ＨＳ－３２８２具有一发两收的功能，本电路所实现的是其一发一收的功能。

３.２软件设计

由于ＨＳ－３２８２的数据线为１６位，因此一个数据字(３２位要分两个字（１６位）才能写入，它们同ＡＲＩＮＣ４２９数据字之间的对应关系如表２。

表2 WORD 1格式

数据位	功能	ARINC 位
15，14	Data	13,12
13	LSB	11
12，11	SDI/Data	10,9
10，9	SSM/Status	31,30
8	Parity Status	32
7-00	Label	1～8

WORO 2 格式

数据位	功能	ARINC 位
15	Sign	29
14	LSB	28
13～00	Data	27～14

在对ＨＳ－３２８２进行操作时，有严格的时序要求，当为ＭＲ低电平时，ＨＳ－３２８２片内的ＦＩＦＯ存储器、位计数器、间隔定时器以及其它标志位均被复位，但控制字不变。当ＣＷＳＴＲ由低变高时，向ＨＳ－３２８２写入控制字。由于ＨＳ－３２８２的数据线为１６位，因此一个数据字(３２位要分两个字（１６位）才能写入。在向ＦＩＦＯ写操作过程中，当ＰＬ１由低电平跳变到高电平时，低１６位数据写入ＦＩＦＯ的输入寄存器的低１６位；当ＰＬ２由低电平跳变到高电平时，高１６位数据写入ＦＩＦＯ的输入寄存器的高１６位。同时将输入寄存器的内容写入ＦＩＦＯ单元，且ＰＬ１必需先于ＰＬ２，按此方式进行８次操作便可以将ＦＩＦＯ写满。若再写第９个数据，则第一个数据字将会丢失。当第一个数据字写入后，ＴＸ／Ｒ由高变低。ＦＩＦＯ写满后，通过启动发送使能信号ＥＮＴＸ，ＨＳ－３２８２便可以将８个数据字串行发送，并自动在相邻两个字之间插入４位间隔。当ＦＩＦＯ为空时，ＴＸ／Ｒ将由低变高，此时应当禁止发送使能信号，以便向ＦＩＦＯ重新写入数据。需要注意的是当ＨＳ－３２８２处于发送状态时，不能向ＦＩＦＯ写入数据。当ＤＲ１为低时，执行读取ＨＳ－３２８２接收到的数据操作，首先把ＳＥＬ置０，然后把ＥＮ置０，接收第一个字。在此之后，把ＳＥＬ和ＥＮ置１，再把ＥＮ置０时，读取第二个字。程序流程图如图４所示。