新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 隔离式FET脉冲驱动器原理及设计

隔离式FET脉冲驱动器原理及设计

作者:时间:2012-02-22来源:网络收藏

原理及设计

三相控制整流器和变换器、矩阵循环换流器以及级联功率级一般都含有大量功率晶体管,每支晶体管都有自己的驱动电路。图1中的电路用1kHz ~ 200kHz频率的全占空比脉冲驱动一个容性输入功率器件,如MOS或IGBT(绝缘栅双极晶体管)。一只变压器起隔直作用,电路在15V初级电源电压下只消耗少量功率。采用具有输入电容高达5 nF的几只MOS和IGBT,测试满意,该驱动器通过调整驱动器晶体管、耦合变压器以及一些无源元件,可以适应更大电流的功率晶体管。晶体管Q1和Q2通过耦合变压器T1向晶体管Q3和Q4传送约1ms持续时间的脉冲,分别为功率晶体管Q5的栅源输入电容充、放电。Q1产生的充电脉冲开始于驱动控制信号的上升沿,而Q2产生的放电脉冲则开始于控制信号的下降沿。微分电路包括C1、R1、电位器P1的一部分、C2、R2以及P1的其余部分,它设定了充、放电脉冲的持续时间。必要时,调整P1的设置可以改变 Q5栅极上正、负充放电电压的平衡。


  晶体管Q3和Q4分别为Q5的输入电容传输充、放电脉冲,然后关断,在Q5输入电容两端产生一个高阻抗,使Q5栅极电压不能发生变化,除了由于微小的泄漏电流而缓慢放电之外。因此,驱动器电路只在栅源充、放电过程的短暂间隔中消耗能量。

  当晶体管Q1~ Q4关断时,电阻器与二极管R3、D3、R4和D4构成变压器T1的消磁电流路径。尽管它们在多数时间是反向偏置的,二极管D5和D6构成了一个峰值振幅鉴别器,成为一个逻辑OR电路,以保证Q3和Q4的栅极电压总是等于或大于Q5栅源电容正端上的电压。

  电阻器R5和R6限制了为Q5栅源电容的充、放电速率,并可以根据Q5的驱动特性而变化。变压器T1采用飞利浦3E5铁氧体材料的RM5/I芯,有一个中央抽头, 20匝初级绕组和12匝次级绕组,两者均使用0.2 mm直径、0.008英寸的AWG #32漆包线。

  当晶体管Q1导通时,在T1的次级绕组中产生一个正电压,使P沟道MOSFET Q3接通,并驱动Q4的内部二极管进入导通状态,开始为Q5的栅源电容充电。Q3的导通电阻决定了充电速率。充电结束有两种情况:脉冲结束;或当Q5的栅源电压近似于T1的次级电压减去Q3的栅极阈值电压。

  然后,Q3关断,允许充电电流衰减为零,电容达到其最大正向充电状态。当Q1关断时,变压器T1的磁化电流通过R3和D3复位。T1次级绕组的电压略偏负,以补偿磁芯的伏秒特性,此特性会在无电流时正向偏置Q3的体二极管,而Q4的体二极管会阻止Q5的栅源电压放电。

  在Q4栅极上施加的负电压不会使Q4导通,因为二极管D5的正向压降使Q4的栅极电压高于Q5的栅极电压。因此,Q5的输入电容保持在充电状态,而复位路径对此电容保持高阻状态。当Q2导通时,出现在T1初级的负电压使Q4导通,开始放电过程。当Q4的栅源电压等于其阈值电平,或当脉冲结束时,充电过程终止。然后,Q4关断,而Q5的栅源电容达到最小负电压。当Q2关断时,T1的磁化电流通过D4和R4复位,Q4的体二极管导通,Q3的体二极管阻止Q5的栅源电压。二极管D6在Q3和Q4的栅极施加一个高电压,以保证T1次级的复位电压不会使Q3进入导通状态。于是,所有晶体管都关断,而Q5的栅源电容保持在放电状态。当Q1再次导通时,重复这个过程。


  图2是与一只1欧元硬币和一支功率晶体管相比较的驱动器原型电路。晶体管是Advanced Power Technology的APT40GF120JRD,包括一个IGBT和一个FRED(快恢复外延二极管),它工作在最高1200V和60A,栅源电容为4 nF。晶体管采用JEDEC SOT-227封装,外形尺寸约为1.5英寸×1英寸 (38mm×25 mm)。图3和图4为图1电路在 20 kHz驱动IGBT Q5的实验波形。导通延迟大约为600 ns,0.33W功耗时的总耗电为22 mA。当驱动晶体管的栅源电容较低时,电路的导通延迟和功耗均会减小。



评论


相关推荐

技术专区

关闭