关 闭

新闻中心

EEPW首页 > 工控自动化 > 设计应用 > 基于NiosII的USB接口模块设计

基于NiosII的USB接口模块设计

作者:时间:2007-05-31来源:网络收藏

摘要:是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核。这种用户自定义逻辑具有灵活高效等特性,充分体现了SOPC设计的优越性。本文简要介绍了设计架构,然后通过一个控制器的实例,详细介绍了设计中用户自定义逻辑的实现方法和效果,同时给出了对控制器SL811HS的底层读写函数。
关键词电路,嵌入式系统,NiosII,用户自定义逻辑,SL811HS

1.引言

随着电路规模越来越大,片上系统(SoC)已经成为IC设计的发展趋势,相应地也有了更加灵活的片上可编程系统(SOPC)。Nios II CPU是一个基于流水线设计的通用RISC微处理器,拥有五级流水线和指令与数据内存分开的哈佛结构,具有可配置功能。用户可以根据需求在SOPC Builder中增减IP核,从而实现资源优化。为了构建一个更简洁高效的片上系统,用户可以自行开发IP组件,作为用户自定义逻辑添加到AVALON总线[1]。AVALON总线是一种结构相对简单的总线,用于连接Nios II和其他外设。它规定了主从部件间的端口连接关系,以及部件间通信的时序关系。

AVALON总线拥有多种传输模式,以适应不同外设要求。基本传输模式是在主从外设之间进行单字节,半字或字的传输。AVALON总线还支持一些高级传输模式,例如支持流操作,支持延时操作,支持多个主设备同时访问。

2.用户自定义逻辑流程


通常来说,EDA厂商及第三方提供的IP核都是通用的,但进行SOPC设计时,用户可能有特殊需求,这时必须使用用户自定义逻辑来实现所要的功能。SOPC Builder集成在Altera公司的EDA工具Quartus II中。用户可以通过SOPC Builder提供的图形用户界面从Altera公司提供的IP库中选取一些组件,如Nios II,DMA,SRAM,FLASH等等,根据实际需要设置这些IP的配置参数。用户还可以自己编写HDL代码模块作为用户自定义逻辑方便地添加到SOPC Builder中,设计流程如图1所示。

图1 SOPC设计流程

3.模块的添加

这里以常用的USB控制芯片SL811HS为例详细介绍如何在Nios II中添加用户自定义模块。图2是系统结构图。

3.1 USB控制芯片介绍[2]

SL811HS 是Cypress 公司的嵌入式USB host/slave 接口芯片,支持USB1.1 的全速和低速设备。提供USB 主机的硬件接口及总线管理机制,片内集成SIE、USB 收发器和根HUB,能够完成嵌入式USB 主机所需的功能。

SL811HS的地址和数据均通过ad[7..0]分时传输,通过a0(数据/地址选择线)电平的高低加以区分,当a0置为低电平时,ad[7..0]上传输的是SL811片内寄存器/缓冲区的地址;反之高电平则为数据。nwr、nrd、ncs、nrst分别为写控制线、读控制线、片选线和复位线,均是低电平有效,Nios II通过这几根控制线完成对SL811HS片内缓冲区读写、片选和复位等操作。intrq是中断请求信号线。当SL811HS检测到外设插入、拔出或者数据发送错误、超时、数据溢出等异常情况时,通过将intrq置高电平通知Nios II。

3.2 USB接口

AVALON总线为用户提供了非常友好的接口,使得系统搭建时的一些细节问题得到屏蔽,大大减轻了系统搭建的工作量。在SL811HS与AVALON总线的接口转换verilog代码中,只需建立SL811HS端口与AVALON总线端口的映射关系即可。nios_intrq、nios_read_n、nios_write_n、nios_cs_n、nios_reset_n、nios_write_data[7..0]、nios_read_data[7..0]、nios_address分别对应NiosII中的中断、读、写、片选、复位、写数据、读数据、地址信号。intrq、nrd、nwr、ncs、nrst、ad[7..0]、a0分别对应SL811HS的中断、读、写、片选、复位、数据/地址线、数据/地址选择信号。如图3所示[3]

图3 自定义USB接口模块

在Quartus II中对模块功能进行仿真,由于SL811HS是数据/地址复用端口, Nios II对其缓冲区写的时候,先把地址通过nios_write_data[7..0]发送到ad[7..0],然后把数据通过nios_write_data[7..0]发送到ad[7..0]。从SL811HS缓冲区读数据的时候,先把缓冲区地址通过nios_write_data[7..0]发送到ad[7..0],然后通过ad[7..0]读数据到nios_read_data[7..0]中。如图4所示。

图4 接口转换模块仿真波形

3.3添加用户自定义逻辑[4]

在图形用户界面SOPC Builder中,左栏有一项是添加用户逻辑。选择后,在Bus Userface Type 选中Avlaon Register Slave,设置为静态地址对齐方式。加入用户编写的源代码文件,同时指定Verilog代码中各个信号的类型。nios_clk指定为“clk”类型, nios_read_n等指定为“read_n ”类型,nios_write_data[7..0]指定为“writedata” 类型,nios_address指定为“address ”类型,与SL811HS直接相连信号线的都指定为“export”类型。点击Instantiation选择Simulate user logic。再点击Timing,根据SL811HS的时序要求,Setup设置为2,Wait设置为65,Hold设置为5,Unit设置为ns。点击Finish Editing之后,回到主界面,在System Generation中选择SDK和HDL,最后点击Generate。

当SOPC Builder生成一个Nios II处理器设计时,会完成以下工作:

1) 系统存储器映像一致性检查。对外设地址和中断优先级进行唯一性验证,检查其是否在CPU的有效访问范围之内。

2) 为Nios II系统生成一个定制的软件开发包SDK。

生成Nios II处理器系统的硬件设计文件*.ptf,可以用这些文件来创建Nios II系统硬件。

3.4 SL811HS读写函数的实现

读写操作是Nios II与SL811HS最基本的通信方式,Nios II读SL811HS缓冲区数据的时候,先用IOWR函数把所读缓冲区的地址发送给SL811HS,然后调用IORD函数,得到的返回值就是缓冲区的数据。Nios II往SL811HS缓冲区写数据的时候,先发地址,然后调用IOWR函数把数据发送到SL811HS缓冲区的指定地址。在用户工程中的inc/excalibur.h可以找到USB模块对应地址,根据这个地址来实现SL811HS寄存器的读写操作。Nios II每个寄存器占32位,而地址按字节分配,所以每个寄存器使用4个地址,USB模块对应的地址寄存器地址为0x00900c00,数据寄存器地址为0x00900c04。

#define ADDR_REG 0x00900c00

#define DATA_REG 0x00900c04

sl811_read(u8 reg)

{IOWR(ADDR_REG,0,reg);

return IORD(DATA_REG,0);

}

sl811_write(u8 reg, u8 val)

{IOWR(ADDR_REG,0,reg);

IOWR(DATA_REG,0,val);

}

4.总结

本文作者创新点:用verilog编写Nios II用户自定义逻辑模块,实现AVALON总线时序与USB控制器SL811HS的时序转换。同时给出了该模块的底层读写函数。本模块已成功在FPGA上实现视频传输功能。

SOPC技术利用库,可以快速生成嵌入式系统。同时,可以方便地把用户自定义的逻辑加入到系统中,体现了用设计嵌入式系统的灵活性。此外,还可以通过SOPC Builder向处理器中添加用户自定义的指令,扩充了Nios II指令集。对于原型机的开发,是一种很好的开发方法,且能够快速地生成最终产品,有效地缩短了开发周期。

参考文献

[1] Altera Corporation. Nios Embedded Processor 32-bit Programmer's Reference Manual [EB/OL].http://www.altera.com/literature/lit-nio.html
[2] 马伟. 计算机USB系统原理及其主/从机设计[M]. 北京:北京航天航空大学出版社,2004.123-128.
[3] 彭保,范婷婷,马建国. 基于Verilog HDL语言的FPGA设计[J].微计算机信息,2004,20(10):80-82.
[4]彭澄廉. 挑战SOC[M].北京:清华大学出版社,2004.84-92.



评论


相关推荐

技术专区

关闭