新闻中心

EEPW首页 > 物联网与传感器 > 业界动态 > 手机CMOS传感器:从背照式向堆栈式“质变”

手机CMOS传感器:从背照式向堆栈式“质变”

作者:时间:2018-09-06来源:华强电子网 收藏

  近年来,随着智能手机应用层面上的不断升级,如今的市场对CIS器件的高帧速率、高像素、宽动态、暗态以及功能性等“质”的方面正提出越来越高的要求。由于从技术及性能表现方面来看,AI手机“软实力”的升级过于迅速,以至于普通的背照式(BSI)CIS在满足各式各样的创新应用上有些力不从心,硬件方案亟待升级。因此,在背照式CIS的基础上,近年来不少头部厂商也相继推出了堆栈式方案的产品,大力推动CIS从“量”向“质”快速转变。

本文引用地址:http://www.eepw.com.cn/article/201809/391583.htm

  事实上,从2015年起,全球主要的CIS厂商在背照式产品上的投入比重上就已开始逐年下滑,相应的产量也不断减少。2016年,越来越多堆栈式方案的涌现,推动了背照TSV(硅通孔)堆栈及混合堆栈式CIS产量大幅增长。如今,堆栈式方案的产量及市场份额也逐年增加,以至于业内对堆栈式替代传统背照式CIS的呼声越来越高。

  究其原因,主要是随着应用端对画面像素及其他性能需求的持续提升,传感器也正逐步受限于CIS的面积与感光二极体的大小。如果仍采用单纯的背照式结构,要提升CIS的画素就需要增大器件的尺寸,但显然成本也会成倍增加,仅仅为了提升画素这一个性能显得有些得不偿失。因此,在不增大CIS尺寸的情况下,厂商更偏好于通过提升CIS效率(例如进光亮、光的消耗率等)以及强化CIS以外的部分,来达到强化整体的影像品质的效果。

  但这种方式实际上也难以达到厂商的预期,大多数情况下还是会牺牲很多其他方面的性能,以换取某个单一性能水平的提升,深圳市盛科创新电子科技有限公司技术市场经理于皓表示,堆栈式方案则可以很直接的解决这类问题,这种结构能够将像素区和处理电路分别制作在两块晶圆上,处理电路可以移动至像素下方进行贴合,这就可以在不增加器件尺寸的情况下,使得传感器上能集成更多的像素,进而提升画素等相关性能。此外,由于像素区和电路区是彼此独立的,厂商也可针对像素及电路部分分别做画质和性能优化,在全面提升器件性能上有了更高的设计灵活度,而且之间互不干扰。比如索尼最新的CIS器件就采用了这种类似的堆栈式结构,大幅减少了市面上广泛存在的CMOS图像传感器读取时延导致的焦平面失真问题,从而具备了全局快门功能。

  不过,堆栈式结构的产品在生产成本及工艺难度上相比单纯的背照式要更高一些,于皓表示,比如需要更为先进的封装和生产设备,以及在产品良率上也比较难保证,工艺控制方面也需要耗费更多的资源和成本。因此,目前市场上主要还是以背照式CIS产品为主,而堆栈式比较集中分布于部分中高端类产品线,比如24、32M甚至更高的48M这些品类。而更多的中低端市场由于看重性价比、产量及出货量,现阶段还是以背照(非堆栈)式CIS为主,因为这类产品生产技术相对成熟、风险小且良率高,市场需求量也比较大,正好符合中低端智能手机市场的特性。但可以预见的是,未来随着厂商在工艺和成本等方面逐步实现优化,堆栈式产品的产量及出货量也会进一步增长,逐步向中低端应用场景下沉也是大势所趋。

  总之,随着AI技术向终端侧的快速普及,手机领域未来也将涌现出越来越多的“真”AI创新应用,这也将进一步敞开手机CIS市场的大门。编者认为,在产品及技术创新层面上,加大布局堆栈式及更多创新技术方案的产品线是眼下各大厂商急需调整的重点。毕竟,这对国内厂商发展更高性能及性价比产品,打入更多主流手机巨头供应链赢得市场竞争优势尤为关键。



关键词: CMOS传感器

推荐阅读

评论

技术专区

关闭