新闻中心

EEPW首页 > 嵌入式系统 > 新品快递 > 高云半导体公司发布基于晨熙家族FPGA的RISC-V微处理器 早期使用者计划

高云半导体公司发布基于晨熙家族FPGA的RISC-V微处理器 早期使用者计划

作者:时间:2018-08-16来源:电子产品世界收藏

  中国广州,2018年8月16日,国内领先的可编程逻辑器件供应商——广东半导体科技股份有限公司(如下简称“半导体”),今日宣布发布基于半导体微处理器早期使用者计划,该计划是基于晨熙家族 GW2A 系列芯片的包括系统级参考设计的编程BIT文件、GW2A开发板等的完整解决方案,其中系统级参考设计包括 MCU内核、AHB & APB总线、存储器控制单元及若干外设。

本文引用地址:http://www.eepw.com.cn/article/201808/390657.htm

  作为指令集体系结构(ISA)的开放规范,RISC-V ISA设计初衷涵盖了小型、快速、低功耗的实际实现,避免针对特定的微处理器架构进行过度架构,具有应用广泛、扩展性强的重要特点,且有大量可支持的软件,使得新指令集具备了良好兼容性的优势。

  开放规范意味着任何人都可以构建支持它的处理器。传统上,微处理器供应商向客户提供特性锁定的产品,这就意味着一旦客户使用了某家供应商的产品,就很难转向另一家供应商的产品。RISC-V改变了这种情况,因为基于RISC-V标准建立的软件生态系统,可以支持很多不同的供应商的微处理器产品。只要用户基于一个供应商的RISC-V处理器开发了应用软件就可以直接重用相同的应用软件代码并将其无缝转换到另一个遵循相同开放规范的供应商的RISC-V处理器中进行实现。

  高云RISC-V微处理器早期使用者计划提供的完整解决方案,具体如下:

  •    GW-2A FPGA芯片

  •    GW-2A FPGA开发板,包括Micro-USB下载/调试线

  •    GW-2A FPGA编程BIT文件,内含RISC-VMCU内核、AHB总线、APB总线、存储器控制以及若干外设的系统级参考设计

  •    高云FPGA设计软件套装,包含高云IP核生成器,可以提供一系列Verilog设计的IP核,包括存储器控制单元、数据通路、DSP等,可用于搭建RISC-V微处理器系统的定制化外设和接口模块

  •    软件工具链(C代码编译器、链接器、调试器)、RISC-V微处理器外设的驱动软件以及用于定制化C程序开发的内置库

  •    系统级参考设计包含了RISC-V微处理器内核、AHB总线、APB总线、存储器控制单元以及若干外设,具体如下图所示:

  “利用高云晨熙家族GW-2A FPGA芯片丰富的内置Block SRAM资源,RISC-V系统的指令本地存储器(ILM)和数据本地存储器(DLM)均使用内置的Block SRAM实现,无需外部Flash/SRAM存储芯片,从而简化了整个微处理器系统设计的复杂性,最大限度地降低产品研发成本,”高云半导体FPGA应用研发总监高彤军先生强调:“RISC-V微处理器早期使用者计划的“一核、一芯、一体化设计”的特点更着眼于产品的关键特性,能够帮助用户有效减少学习与时间成本,快速实现产品创新设计与应用。”

 RISC-V处理器

  • 5级执行流水线

  • 硬件乘法器– radix-2/radix-4/radix-16/radix-256/fast

  • 硬件除法器

  • 可选的分支预测机制

  静态分支预测:

  * 4-entry返回地址栈(RAS)

  ‚动态分支预测:

  * 32/64/128/256-entry分支目标缓冲器(BTB)

  * 256-entry分支历史表

  * 8-bit全局分支历史

  * 4-entry返回地址栈(RAS)

  • 机器模式和可选的用户模式

  • 可选的性能监控器

  RISC-V ISA –指令集体系结构

  • RISC-V RV32I 基本整型指令集

  • RISC-V RVC 压缩指令的标准扩展

  • RISC-V RVM 整数乘法除法的标准扩展

  • 可选的RISC-V RVA 原子指令的标准扩展

  内存子系统-基于FPGA内部Block RAM实现

  • 指令&数据本地存储器 4KiB至16MiB

  • 内存子系统支持soft-error protection

   保护方式:奇偶校验或错误检验和校正(ECC)

  ‚ 自动硬件错误校正

  ƒ 受保护的内存:

  * 指令&数据缓存tag RAM和数据RAM

  * 指令&数据本地存储器

  总线

  • 接口协议

   同步AHB(32-bit/64-bit数据位宽)

  ‚ 同步APB(32-bit/64-bit数据位宽)

  Debug

  • 支持RISC-V外部debug

  • 可配置断点数:2/4/8

  • 基于AHB接口的外部debug模块

  • 外部JTAG debug传输模块IEEE Std 1149.1 4线JTAG接口

  Trace

  • 可选指令跟踪

  外设模块

  • 2个UART接口

  • 2个SPI接口

  • 可编程的定时器

  • 1个32bit GPIO

  • 1个I2C

  • JTAG debug接口

  • 时钟生成器

  • 复位生成器

  • 系统管理单元

  DK_DEV_GW2A55开发板

  DK_DEV_GW2A55开发板包括一颗GW2A-55/18 FPGA芯片,具有低功耗、高性能、丰富的用户逻辑资源等特点。开发板包括接口通信模块、控制模块、存储模块、人机交互显示模块等。

  · 接口通信模块包括VGA接口、RS232接口、Ethernet接口、通用IO接口等。存储模块包括SRAM、FLASH、DDR2 SDRAM等。

  · 人机交互显示模块包括4个按键、8个拨码开关、16个LED、1602字符点阵LCD、七段数码管等。

  高云晨熙家族GW2A FPGA器件具有最佳性价比优势,其以丰富的逻辑、高性能的DSP资源、高速的I/O接口、优化的协同处理能力为基础,能够承担密集的运算任务,且经过巧妙的优化后可作为嵌入式微处理器的主机,例如RISC-V微处理器软核。同时晨熙家族作为业内首个内嵌SRAM的FPGA,能够为用户提供更多的可用I/O。

  · GW2A-55 FPGA提供了55K用户逻辑(LUT4)、2477K片上存储空间、40个18位乘法器、6个PLL等资源,核心电压为1.0V。

  · GW2A-18 FPGA提供了18K用户逻辑(LUT4)、871K片上存储空间、48个18位乘法器、4个PLL等资源。核心电压为1.0V。

  · GW2AR-18 FPGA为GW2A-18的衍生款,在用户逻辑之上还内嵌了SRRAM/DDR存储器。



关键词: 高云 FPGA RISC-V

推荐阅读

评论

技术专区

关闭