新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 如何基于并行流水线技术进行RS255/RS233译码器设计?

如何基于并行流水线技术进行RS255/RS233译码器设计?

作者:时间:2018-08-06来源:网络收藏

RS纠错编码是目前最有效、应用最广泛的差错控制编码之一,是一种纠错能力很强的多进制BCH码,也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于1960年首先构造出来的。

本文引用地址:http://www.eepw.com.cn/article/201808/385476.htm

RS码被广泛用于差错控制系统中,以提高数据的可靠性,而且可以用来构造其他码类,如级联码。在无线通信、卫星通信、磁或光存储以及网络通信中RS码也有较为广泛的应用。RS码不仅具有良好的随机纠错和突发纠错能力,而且有低复杂度的编译码算法,因此被国际电信联盟(ITU)推荐为光纤子系统的前向纠错(FEC)码。RS(225,223)码被CCSDS选为常规分包遥测信道纠错编码和高级在轨系统前向和反向链路的纠错编码,是实现CCSDS标准低差错率信道纠错编码的关键部件。只要每个码字(255个符号)中出现的错误不超过16个符号,它就能将其纠正。

近年来,关于RS(255,223)码实现的算法得到了广泛的关注,但是这些算法的实现速度都不太快,即便有速度稍高的,其占用硬件资源也较多,而一些占用硬件资源较少的算法速度却很慢。本文采用基于ME算法的8倍并行设计方案,结合流水线技术,克服了上述算法的缺陷,利用尽可能少的硬件资源获得了极高的译码速度。

1RS(255,223)码及其译码原理

1.1RS(255,223)码

因其码元取自GF(q),RS编解码过程中的所有运算都是在GF(q)的有限域上面进行。RS(n,k)码的编码过程是将k个输入信息码字,用生成多项式产生(n,k)个冗余的纠错信息码字,与原码字合成形成n个信息码字进行传输。译码是在接收端,对接收的n个码字信息进行纠错处理,恢复k个信息码字。对于1个长度为am-1符号的RS码,每个码字都可以看成是有限域GF(am)中的1个元素。最小码距为d的码字,其RS码生成多项式具有如下形式:

其中ai是GF(am)中的1个元素。

对于RS(255,223)码而言,q=256,a=2,码字符号在GF(28)中。m=8,是每个RS符号的码元数;n=28-1,是每个RS码字的符号数;k=223,是RS码中信息位的符号数;t=16,是RS码字内符号的纠错能力;d=33,是最小码距。

1.2RS(255,223)码译码原理

由于RS码为分组码,故其译码算法主要由伴随式计算、关键方程求解和钱搜索和Forney算法3部分构成,结构如图1所示。


首先,根据接收码字乘以校验矩阵得到其伴随多项式,对于RS(225,223)码,其伴随式求解式可以表示为:

求得伴随式以后,则利用伴随多项式求解关键方程:错误位置多项式σ(x)和错误特征多项式ω(x),如下所示:

求解关键方程现可采用的算法主要有BM(Belekamp-Messey)算法和ME(ModifiedEuclidean)算法。之后便得到错误位置多项式σ(x)与错误特征多项式ω(x)。

此后,由错误位置多项式与错误特征多项式来求得错误位置与错误值。求解错误位置本设计采用穷举算法DD钱搜索算法来完成。同时,使用Forney公式求得错误值。最后,用延时后的接收值减去错误值,得到最后的译码输出。Forney公式可以表示为:

其中,ei代表发生在i位置上的错误值,σodd(x)代表错误位置多项式奇数次项之和。

2并行流水结构方案

本设计采用8倍并行流水方案。将255个码元8倍并行后,只需要32个周期便完成所有32个伴随多项式系数的求解。然后将32个伴随多项式系数顺序输出到下一级,在此基础上采用流水线结构,周期刚好满足且不会浪费资源。本设计中所有乘法器都是采用GF(28)有限域乘法器。

2.1伴随式计算

8倍并行伴随多项式的求解算法,是在迭代算法的基础上展开实现,其推导过程如下:


式(6)中,R255=0;i=1,2,…,2t-1,2t。其电路结构如图2所示。


2.2关键方程求解

本设计中关键方程的求解采用ME算法。BM算法具有反馈结构,不适合使用流水结构,而ME算法可采用流水结构。其算法描述如下:

其中,S(x)为输入的伴随多项式。

ME算法为1种迭代算法,目的在于求i阶余式Ri(x),相应的多项式ri(x)与Li(x)满足:

ri(x)A(x)+Li(x)S(x)=Ri(x)(8)

当i阶余式Ri(x)的阶数小于t时,迭代算法结束。算法结束时的Ri(x)即为错误特征多项式ω(x),而Li(x)即为所求的错误位置多项式δ(x)。

ME算法在每一次迭代时进行的运算为:


具体推导请见参考文献[8-9]。

单级迭代电路结构如图3所示。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭