新闻中心

EEPW首页 > 嵌入式系统 > 业界动态 > 厚翼内存测试电路开发环境BRAINS 协助打造AI芯片最佳利器

厚翼内存测试电路开发环境BRAINS 协助打造AI芯片最佳利器

作者:时间:2017-11-27来源:电子产品世界

  (Artificial Intelligence, AI))话题不断在全球掀起讨论,各种相关的应用与演算需求因大数据、机器学习与等对效能的要求也越来越高,连带拉升了对记忆的需求。而AI相关的芯片设计,需要处理更多且更复杂的运算与大量资料的储存需要更多、更大容量的静态随机存取内存(SRAM,Static Random Access Memory)以便应付更复杂的运算与储存更大量的运算数据,也使得成本也相对提高,因此内存的测试就极为重要。台湾唯一深耕于开发内存测试与修复技术的科技(HOY Technologies)产品「内存测试电路开发环境-BRAINS」可大幅降低用户确认内存之时钟域(Clock Domain)的比对时间,并提供优化的内存测试电路、大幅缩短测试时间,降低测试费用与开发时程。

本文引用地址:http://www.eepw.com.cn/article/201711/372101.htm

  科技(HOY)产品「内存测试电路开发环境-BRAINS」开放用户自定义Cell Library(组件库)里组件的行为,让BRAINS学习如果遇到用户定义的组件行为,决定内存时钟(Memory Clock)由那一个时钟路径提供,并内建闸控制组件(Gate Cell)的行为,在自动识别(Auto Identification)后段,进入自动时钟追溯(Auto Clock Tracing)之前,BRAINS会开始建立所有内存的层级(Hierarchy)并找出共同的最顶层级(Top Hierarchy)。对照其他内存测试开发工具而言找出共同的最顶层级(Top Hierarchy)在复杂的电路中会花费很长的运行时间,以BRAINS3.0而言,但若电路设计没有大幅更改,之后就可直接使用第一次搜寻的结果,可节省三倍的运行时间,大幅降地开发时间与成本。

  科技(HOY)针对各式内存提供测试与修复解决方案,提供优化的内存测试电路,先进的功能与友善的接口能大幅缩减测试成本与产品上市的时间,协助客户以最少研发成本与时间,开发符合良率的产品,提高产业竞争力。



关键词: 厚翼 人工智能

评论

技术专区

关闭