效率最好的内存测试电路开发环境

　　1.概述：整合性内存自我测试电路产生环境-Brains

　　Brains是从整体的芯片设计切入，利用硬件架构共享的观念，可以大幅减少测试电路的门数 (Gate Count)，并且让使用者能轻易产生优化的BIST电路。Brains可以自动的判读内存并将其分群 (Grouping)，从产品设计前端大幅提升测试良率、降低测试成本，提高产业竞争力。Brains的五级到七级的弹性化管线式架构，可以满足快速内存测试的需求，目前最高测试的速度已经可以达到1.2GHz，整体BIST电路的门数平均只需200个门数。另外为了简化嵌入内存测试电路的复杂度，Brains只需简单步骤即可完成内存测试电路的设计与嵌入。Brains的先进功能可以大幅缩减DPPM与降低芯片测试成本进而降低整体芯片成本，增加产品的可靠度以及增加产品的竞争力。

　　图1-1. 传统BIST示意图

　　图1-2. 传统Memory Testing解决方案

　　图1-3. 厚翼科技的BIST示意图

　　图1-4. 厚翼科技的解决方案

　　2. Brains架构

　　Brains是一个内存测试电路整合性开发环境，基本架构图如下：

　　图2-1. BRAINS执行架构图

　　Brains 输入档:

　　RTL Verilog : 包含memory models 的Top HDL design档案

　　Memory Modules : Memory models verilog档案

　　UDM Files : 用户自定义内存档案

　　Brains 输出檔:

　　RTL Verilog with BIST : 整入BIST电路的top HDL design档案

　　Synthesis Scripts : 合成相关scripts档案

　　RTL BIST Verilog : BIST 电路verilog档案

　　Fault Memory : 整入error bit之memory models

　　Test Bench : 供BIST 电路仿真用之Testbench

　　3. 功能描述

　　BRAINS有下列功能：

　　n 支持RTL和Gate-level格式

　　n 透过BFL (Brains Feature List)设定BRAINS的功能

　　n 自动进行内存判别

　　n 自动产生Testbench

　　n 自动嵌入 BIST到原设计

　　n 自动追踪 Cock Source

　　n 透过UDM (User Defined Memory) 档案支持用户自行定义的内存

　　4. 实作流程

　　Brains实作支援Top-down Flow和Bottom-up Flow，以下针对Top-down Flow加以介绍。

　　Brains BFL Flow – Top-down Flow

　　本章节介绍如何透过BFL档案，并搭配Top-down 流程，来产生相对应之BIST电路。本章节提及之example case及相关文件，使用者若有需求，可与厚翼科技联络，进行索取。

　　4.1 解压缩 Example Case

　　unix% tar xvfz multi_lab.tgz

　　unix% cd multi_lab/top_down_lab

　　4.2 建立 File-List 档案 (*.f file)

　　完整的File-List 档案可让Brains 的执行更加顺利，完整的File-List 档案包含design verilog 档案所使用的memory model 档案，相关的standard cell 和macro档案如下：

　　n Design.v (RTL or netlist)

　　n Memory.v

　　n Standard_cell.v (when your design is netlist)

　　n Parameter, e.g. +define+、+incdir+PATH/DIR …

　　图4-1为 run.f 档案之范例，用户可依照此格式来产生相对应的File-List 档案。

　　图4-1. run.f 档案范例

　　4.3 其它输入档案

　　n 如果使用者有特殊grouping需求，则可提供相关输入档案。如：*.def档案或*.meminfo 档案。*.def档案可让Brains依据实际memory model 摆放位置来做grouping。*.meminfo 档案则可让Brains依据使用者想要的grouping架构来执行。

　　n Memory model library档案：此档案可让Brains依据其中所定义之power数值，来做为grouping的条件。

　　4.4 Memory Model 检查功能 (Optional)

　　Brains 可帮助使用者识别出design 中所包含的memory model。用户可使用memchecker 指令来检查所使用到的memory models。详细执行流程请参考Brains quick start guide文件，附录A。

　　如果design中有memory model无法自动被Brains识别出来时，使用者可自行编写 UDM 档案，该档案用来描述memory models 相关脚位及读写行为。详细定义请参考brains_udm_ug.pdf文件。