新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 使用CLT 工具优化C6000 代码

使用CLT 工具优化C6000 代码

作者:时间:2016-09-12来源:网络收藏

摘 要

本文引用地址:http://www.eepw.com.cn/article/201609/303829.htm

DSP 的开发过程中,优化是必不可少的一个环节,根据对象不同可以分为系统,算法,代码以及内存优化。通常,开发者熟悉自己的代码,会从前三个方面修改以获得整体性能的提升,但是对于内存尤其是缓存(Cache)的优化,因为其涉及到芯片本身的架构,Cache 的维护由 DSP 自动完成,用户通常不能干预,所以似乎无从着手;考虑到这些实际的问题,从 TI 的 7.0 系列编译器开始支持使用缓存优化工具(Cache Layout Tools)对 代码进行优化,通过这一系列的工具,可以很轻松的完成 L1P Cache 性能的提升,本文详细介绍了该工具的使用方法。

1. 引言

目前,使用TI DSP 的用户越来越多,在 系列DSP 中,包含了C64x, C64x+, C66x 等。在C6000 DSP 的开发过程中,为了充分利用DSP 的计算资源,需要对用户程序进行优化的工作,根据对象不同可以分为系统,算法,代码以及内存优化。通常,开发者熟悉自己的系统和代码,可以比较方便的从前三个方面修改以获得整体性能的提升,但是对于内存尤其是缓存(Cache)的优化,因为其涉及到芯片本身的架构,Cache 的维护由DSP 自动完成,用户通常不能干预,所以似乎无从着手;考虑到这些实际的问题,从TI 的7.0 系列编译器开始支持使用缓存优化工具(Cache Layout Tools)对C6000 代码进行优化,通过这一系列的工具,可以很轻松的完成L1P Cache 性能的提升,本文详细介绍了该工具的使用方法。

2. C6000 DSP 内核缓存机制

C6000 系统的存储器结构如下图所示。

c6000

存储器分成三级:第一级是L1,包括数据存储器(L1D)和代码存储器(L1P);第二级是代码和数据共用存储器(L2 以及MSMC SRAM);第三级是外部存储器,主要是DDR 存储器。L1P、L1D 和L2的Cache 功能分别由相应的L1P 控制器、L1D 控制器和L2 控制器完成。

在C6000 DSP 中通常我们会把L1P 全部配置成Cache,当CPU 发出取指命令,首先会从L1P 里查找,如果L1P 找不到,则到下一级Cache 或者Memory 里查找,当找到需要的地址,则将其读入L1P 里,CPU 从中读取执行。

因为L1P Cache 的大小是有限的(本文以32KB 为例),而用户内存空间一般大于32KB, 必须采取一种映射的方式使得所有地址都能被L1P 缓存;在C6000 DSP 中,L1P Cache 使用地址直接映射,所有DSP 核可访问的地址对L1P Cache 大小(32K)取模就能得到该地址在L1P Cache 的偏移值。

如果用户代码在内存排布不合理,可能会在L1P Cache 中发生反复的内容替换,下图中的例子是一个极端情况。

c6000

TOP 函数中FOR 循环反复调用A 函数,而A,B,C 三个函数在内存地址的分布上,与32KB 边界的偏移地址是一样的,因此,A,B,C 将对应L1P 里同一个CACHE 位置;其运行流程如下

· 当执行A 时,CPU 需要把A 函数调入到Cache 偏移值N 的位置上;

· A 调用B,此时调入B 到Cache 偏移值N 的位置上,覆盖A 的代码;

· B 调用C,此时调入C 到Cache 偏移值N 的位置上,覆盖B 的代码;

· C 返回,下一次循环调入A 到Cache 中覆盖C 的代码。

DSP 核对L1P,L2,DDR 的访问速度差异很大,对L1P 的访问通常在1 个时钟周期内完成,而L2 平均需要 3-5 个周期,DDR 访问需要的时间更多,因此我们应该尽量避免上述这种反复重写Cache的情况,尽可能的减少函数在Cache 中的置换。

如何解决该问题?最好的解决方法则是将A, B, C 在内存中连续排放,这样对Cache 的操作次数将降到最低,能够有效的提高执行效率,如下图所示,只要A,B,C 总的大小不超过32KB, 它们在Cache 中的偏移值就是连续的,不会发生覆盖的现象,即使其总和大于32KB,发生置换的也仅仅是超过32K 的部分。

c6000

3. 内存优化工具

通过上述机制可以看到,对于L1P Cache 的优化主要通过分析函数调用关系和其在内存的分布。由于用户代码日益复杂,人工分析代码调用关系和地址排布需要花费大量的时间。因此,从7.0 系列编译工具开始,TI 提供了一套内存优化工具 (Cache Layout Tools) 来帮助用户轻松快捷地解决该问题。

该工具的原理是在用户进行程序编译时打开生成分析信息选项,编译器会自动加入分析记录代码到用户程序里,之后用户在TI DSP simulator 或者DSP 芯片上运行该可执行文件,内置的分析代码会自动记录用户的函数调用关系及调用次数。运行的案例越多,记录的信息会更详细,优化的效果也就越好。

在得到函数运行时信息以后,就可以使用编译器工具对其进行分析,生成函数排布的顺序,最后将此排布顺序输入到编译器里重新编译原代码,生成的可执行文件就已经优化过内存排布,具体的操作可以参照以下实例。

4. 实例教程

该实例主要由三个C 文件组成,

实例中使用DSP 计数器 TSCL 来统计cycle 数,子函数放在sub 目录下。

使用实例的步骤如下,

1. 编译代码

使用TI 编译器对该实例进行编译,为了产生用于profile 的信息,需要在编译时增加 -- gen_profile_info 选项。如果使用命令还形式,命令行下运行Compile.bat 文件,cl6x 的具体参数可以参考spru186 和spru187 两篇文档,一般可以在编译器的安装目录下找到他们,如C:Program Files (x86)Texas InstrumentsC6000 Code Generation Tools 7.3.9doc。


上一页 1 2 下一页

关键词: C6000

评论


相关推荐

技术专区

关闭