新闻中心

EEPW首页 > 测试测量 > 设计应用 > 5 Gsps高速数据采集系统的设计与实现

5 Gsps高速数据采集系统的设计与实现

作者:时间:2012-06-14来源:网络收藏

摘要:以某高速实时频谱仪为应用背景,论述了5 采样率的的构成和设计要点,着重分析了的关键部分高速ADC(analog to digital,模数转换器)的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准(PCI Express)的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪(ChipScope Pro)测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。
关键词:采集;高速ADC;FPGA;PCI Express

高速实时频谱仪是对实时采集的数据进行频谱分析,要达到这样的目的,对数据的采样精度、采样率和存储量等指标提出了更高的要求。而在采集系统中,ADC在很大程度上决定了系统的整体性能,而它们的性能又受到时钟质量的影响。为满足系统对高速ADC采样精度、采样率的要求,本设计中提出一种新的解决方案,采用型号为EV8AQ160的高速ADC对数据进行采样;考虑到ADC对高质量、低抖动、低相位噪声的采样时钟的要求,采用AD9520为5 数据采集系统提供采样时钟。为保证系统的稳定性,对模数混合信号完整性和电磁兼容性进行了分析。对ADC和时钟性能进行测试,并给出上位机数据显示结果,实测表明该系统实现了数据的高速采集、存储和实时后处理。

1 系统的构成
高速数据采集系统主要包括模拟信号调理电路、高速ADC、高速时钟电路、大容量数据缓存、系统时序及控制逻辑电路和计算机接口电路等。图1所示为5 高速数据采集系统的原理框图。所用ADC型号为EV8AQ160,8 bit采样精度,内部集成4路ADC,最高采样率达5 Gsps,可以工作在多种模式下。通过对ADC工作模式进行配置,ADC既可以工作在采样率为5 Gsps的单通道模式,也可以工作在采样率为2.5 Gsps的双通道模式。模拟输入信号经过BALUN型高频变压器完成单端信号到差分信号的转换,ADC对差分信号进行采样,然后把数据送入FPGA,FPGA将接收到的数据进行预处理后存储到第三代双倍速率同步动态随机存储器(DDR3)中,需要对采集的数据进行后续处理时,将数据从DDR3中取出,并通过PCI Express传送给上位机,上位机对数据进行处理后显示。整个硬件系统仅采用一片FPGA来处理,并作为主控芯片对整个系统进行通信和控制,大大提高了系统的运行速度。本设计采用Xilinx公司Virrex-6系列FPGA,型号为XC6VLX240T-1156C。

本文引用地址:http://www.eepw.com.cn/article/193738.htm

a.jpg



2 系统的设计与实现
2.1 高速ADC设计及其完整性分析
高速ADC芯片EV8AQ160在片内集成了4路独立的ADC,每个通道具有1.25Gsps的采样率,可以工作在3种模式下,最高采样率可达5Gsps。要求2.5 GHz差分对称时钟输入,可进行ADC主复位。EV8AQ160内部集成了1:1和1:2的数据多路分离器(DMUX)和LVDS输出缓冲器,可以降低输出数据率,方便与多种类型的高速FPGA直接相连,实现高速率的数据存储和处理。为了补偿由于器件参数离散和传输路径差异所造成的采样数据误差,该ADC具有针对每路ADC数据的积分非线性(INL)、增益(Gain)、偏置(Offset)、相位(Phase)的控制和校正。EV8AQ160提供测试功能,具有两种测试方式,方便用户根据自己的习惯对ADC是否正常工作进行测试。


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭