新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 等离子显示器降功耗技术

等离子显示器降功耗技术

作者:时间:2009-06-22来源:网络收藏

2009年初国内外多家媒体上曾出现关于欧盟要禁售等离子电视的报道。欧盟电视产业研究协会的负责人Paul Gray否认了这一说法,但同时也提到该协会有以下的规划。

本文引用地址:http://www.eepw.com.cn/article/188888.htm


● 将设定平板电视能量效率的最低标准,并且根据屏幕的不同尺寸设定能耗的最大限定值


● 将会强制性要求电视的待机能耗低于1W,这个要求会给生产厂家大约1年的时间来达成


可以看到,尽管欧盟目前并未真正提出要求禁止销售等离子电视的议案,但是对于该类产品的,包括待机和平均,依然将有明确的限制。这就迫使我们必须花大力就如何降低功耗、提高功率因数、提高发光效率进行不懈地改良和研究。


那么,在哪些方面可以着手进行优化和改善,以有效降低PDP整机的功耗呢?下面我们对此进行定性的分析。

1 电源部分
电源作为PDP的重要组成部分,要求效率高、体积小、能够提供较大的瞬态输出功率,并且具有保护功能和不同输出电压按顺序启动的功能。


传统的PDP电源一般采用两级方案,即功率因数校正(PFC)级+DC/DC变换的电路拓扑结构。它们分别有各自的开关器件和控制电路。尽管其能够获得很好的性能,但体积过大,成本高,电路比较复杂。因此,对其进行优化改造也成了PDP电源技术研究的一个方向。


分析可知,不管从传输能量角度还是从所占体积的角度,PFC模块和扫描驱动电极DC/DC变换模块都占有相当大的比例。因此,对这两部分的改造就成为PDP开关电源优化改造的一个切入点。


目前的优化方案有以下两种。
● 单级功率因数校正电路(SSPFC)
如图1所示,SSPFC体积小、电路简单的特点使其成为PDP开关电源小型化改造的一个首选方案。其基本原理是:采用单级功率因数校正变换器电路拓扑结构,单相交流电经全波整流后,通过串联两个感性ICS接到双管反激的DC/DC变换单元。在半个工频周期内,只有一部分时间电感LB的电流连续工作,当输入电压为交流正弦波时,其输入电流为一含有高频纹波的近似正弦波。两者相位基本相同,从而提高了输入端的功率因数。

图1 单级功率因数校正电路


● 采用功率因数控制芯片
如图2所示,可采用MC34262等功率因数控制芯片来进行有源功率因数校正。

图2 采用MC34262的功率因数校正电路


交流市电经过全波整流后的直流电压经分压,输入控制芯片内乘法器的一个输入端,而误差放大器输出电压加到乘法器另一个输入端。在较大动态范围内,乘法器的传输曲线为线性。乘法器输出电压控制电流取样比较器的门限电压,当电压大于此门限电压时,电感释放能量。此门限电压近似与输入电压成正比,即与交流市电经过全波整流后的直流电压近似成正比关系。当电感中电流降为零,此时电感开始储能。其平均电流呈现与市电电压同相位的正弦波,可使得功率因数接近于“1”。

2 驱动电路部分
在PDP的总功耗中,并非只有气体放电功耗,因为在PDP的驱动电路中,需要大功率、高频开关电路来为PDP提供气体放电所需要的各种高压脉冲,虽然PDP显示屏的寄生电容并不消耗能量,但是它们的充电与放电将导致在电路的电阻及电极引线电阻中的能量耗损。


PDP驱动电路的电压幅值为负几十伏到正几百伏左右,工作频率100~233kHz,驱动电路的设计选型对PDP整机系统的画面质量、工作效率等尤为重要。


在PDP的驱动电路中,寻址驱动电路的频率最高,因此,除了在寻址驱动电路中使用能量恢复技术之外,降低寻址驱动电路的脉冲电压也可以显著降低寻址功耗。降低寻址电压脉冲可采用以下几种方法。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭