数字电路中△I噪声的危害

随着数字电路向高集成度、高性能、高速度、低工作电压、低功耗等方向发展，数字电路中的△I噪声的特性和抑制△I噪声的技术成为一个亟待系统、深入研究的领域。

　　△I噪声的产生过程及其基本特点表明[1,2]：△I噪声是由数字电路的电路结构和工作过程决定的，恰当的电路设计只能在一定程度上减小(而不可能消除)△I噪声。△I噪声是数字电路固有的。数字电路中不同单元产生的△I噪声会发生叠加，电路的规模越大，叠加出现的可能性越大，造成的电流尖峰脉冲越强;△I噪声是宽带噪声源，频谱宽度主要由电路的速度决定，速度越高，频谱范围越宽;△I噪声同时产生传导骚扰和辐射骚扰，电路的速度越高，辐射发射越强。

　　本文在△I噪声的产生过程及其基本特点的基础上，研究△I噪声的主要危害。

　　1电源电压波动

　　1.1寄生电阻引起的电源电压波动

　　数字IC内部和数字系统中都有电源分配网络。电源分配网络的导线都有寄生电阻。电源电流尖峰脉冲(△I噪声)通过电源分配网络时，会产生欧姆电压降。从而引起电源电压波动。

　　对数字IC内部的电源分配网络，以目前流行的“Vanilla” 0.25μm CMOS工艺为例，考虑一条长2cm的电源线(VDD)或地线(IC内部互连线)，其上每1μm宽度的电流为1mA。这一电流密度接近于一条铝线所能承受电流的最大值，原因是电迁移(electronmigration)的影响[3]。该导线(1μm宽度)的电阻为1kΩ。一个1mA/μm的电流将导致1V的电压降。这一电源电压波动将降低噪声容限，并使电路各点的逻辑电平与离开电源端的距离有关。

　　如图1所示，把一个离电源引线和地引线都很远的反相器连接到一个接近电源的器件上。由于电源地线上的电压降IR(欧姆电压降)引起的逻辑电平差可能使晶体管TN部分导通，可能引起一个预充电的节点X意外放电。如果连接的门是静态的，则有可能引起静态功耗。

　　总之，来自片上逻辑电路和存储器及输入/输出(I/O)引线上的电流脉冲会造成电源分配网络上产生电压降，这是片上电源噪声的主要来源。除了造成可靠性降低的风险外，电源网络的欧姆电压降也会影响系统的性能，因为电源电压的一个很小的下降都可能造成延时的明显增加。

　　无论是数字IC内部的电源分配网络的导线(目前多用铝)，还是数字系统中的电源分配网络的导线(一般用铜)，都存在趋肤效应(skin effect)。趋肤效应使导线的有效导电截面积随信号频率的升高而减小，使导线的电阻随信号频率的升高而增大(

)[4,5]。

　　由于△I噪声是宽带噪声源，所以趋肤效应会使电源分配导线的电阻显著变大(相对于直流电阻)，进而使欧姆电压降显著变大。

　　1.2 寄生电感引起的电源电压波动

　　电源分配网络还有寄生电感，数字IC的电源地线也有寄生电感。

　　电源电流尖峰脉冲(△I噪声)通过电感时，会产生感应电压，从而引起电源电压波动。

　　单个TTL反相器引起的电源电流尖峰脉冲最小值约为30mA[1,2]，设门电路的状态转换时间为2ns，设电源地线的寄生电感L=500nH，则引起的电源电压波动为:

　　这样高的尖峰脉冲电压通过逻辑器件之间的驱动线耦合到其他逻辑器件的输入端，幅值很可能超过TTL系列输入低电平的上限值0.8V，从而造成逻辑电路的误动作。

　　CMOS数字IC中电源电流尖峰脉冲(△I噪声)经封装寄生电感引起的电源电压波动如图2所示。图中电路是数字IC输出压焊块驱动器(output pad driver)的最后一级，它驱动一个10pF的负载电容，电压摆幅(voltage swing)为2.5V。反相器的尺寸设计成使输出信号的上升时间和下降时间(tr和tf)等于1ns。由于电源和接地线是通过电源引线连到外部电源上的，所以两根连线都具有一个寄生串联电感L。对于传统的穿孔(through-hole)封装技术，其电感一般为2.5nH左右。为简化分析，假设反相器的作用像一个电流源，以不变的电流充(放)电负载电容。为达到1ns的输出上升时间和下降时间，所需要的平均电流为：

　　Iav=[10pF×(0.9-0.1)×2.5V]/1ns=20mA

　　当这一情形发生在缓冲器输入端并由一个很陡的阶跃函数来驱动时，若tf=50ns，则仿真得到突变的电流变化可在寄生电感上引起高达0.95V的尖峰电压。事实上，如果这一电压降本身不能使翻转变慢和降低对电流的要求，它的值会更大。然而，如此大的电源电压波动是不能允许的。

　　在一个实际的电路中，单个电源引线常常用于许多门或输出驱动器。这些驱动器同时切换会引起更为严重的瞬态电流和电压降。结果，内部电源电压与外部电源电压有相当大的偏差。例如，如果一条输出总线的16个输出驱动器的电源线都连到同一条封装引线上，则它们同时切换时会引起至少1.1V的电压降。