开关电源印制板EMC辅助设计的软件方法

摘要：提出了一种基于电场分析的开关电源印制板EMC辅助设计的软件设计思想，即以干扰源的干

扰分布图做为指导，以耦合系数为参考及时调整布线设计。文章最后给出了试验验证。

关键词：EMC布线干扰耦合

1引言

　　减小电子设备的EMI，印制板（PCB）的设计是个关键。一种好的布线方案可以在不修改电路拓扑和增加任何元件的情况下降低干扰水平。但目前PCB的设计在大多数情况下只是一种依赖于经验的尝试性设计过程，国外称之为“trial＆error”设计方法，带有很大的盲目性。PCB上主要的干扰耦合方式是传导干扰和近场干扰（包括电场干扰和磁场干扰）。它们常常可以用杂散电阻、电容、电感来表示。PCB的设计目标之一就是设法降低这些杂散参数，减小印制电路之间不必要的干扰耦合。

　　许多文献都列举了一些减少印制电路间杂散参数的方法，但这些方法往往过于笼统，实际应用中很大程度上还是依赖于经验。目前也有使用数值技术来提取PCB杂散参数建立仿真模型的辅助设计软件包，虽然仿真结果能与测量结果吻合较好，但这类方法本质上是把trial＆error设计方法从硬件平台移植到软件平台上，并不能指导如何布线以减小线路间的杂散参数。毕竟这些方法都是从集中电路的角度去分析干扰的，而EMI本质上是个场的问题，故仍有相当的局限性。

2基本原理

　　电场耦合是由位移电流干扰引起的，用Maxwell方程描述为：表示变化的电场将产生位移电流，其中位移电流密度（x,y,z,t）和电位移密度（x,y,z,t）都是空间和时间的函数。根据经验，绝大多数开关电源产生的干扰都集中在200MHz以下，频率在200MHz以上的干扰其幅值已经很小了。而大多数PCB的几何尺寸都远小于200MHz电磁波的波长，可作准静态场近似。在此条件下，场量可写成相互独立的空间量和时间量的乘积。故式（1）可写为：其中φ(x,y,z)是空间任意一点(x,y,z)电位φ(x,y,z,t)的空间分量，φ(t)是该点电位的时间分量。(x,y,z)是该点位移电流密度(x,y,z,t)的空间分量，是其时间分量。在准静态场条件下，这些空间量和时间量之间是相互独立的。要减小印制电路间的电场干扰，可以通过降低时间分量和空间分量（x,y,z）来实现。延长开关器件的导通/关断时间可以减小，但这样会增大开关损耗，降低效率。另一个方法是减小（x,y,z）,可以通过选择合适的布线方案，把敏感电路放在较小的地方来实现。对开关电源来说，干扰源主要集中在与开关器件相连、电压变化率dv/dt相对较大的几根导线上〖2〗。选择合适的布线方案，首先要计算出干扰源的干扰强度分布图。根据分布的情况，把敏感电路放在较小的地方，可以减小其受干扰的程度，这是我们用“场”的方法来布线的基本思想〖3〗。

　　印制导线间的干扰耦合水平不完全由相互位置决定，与导线的大小、形状也有关系。为了能够综合评价敏感导线与干扰导线之间的耦合程度，我们提出了

图1耦合系数与电容的关系

一种新的评价参数－耦合系数（CouplingIndex），如式（4）所示。其基本思想是把敏感导线细分为N个网格，是第n个网格的位移电流密度的大小，ΔA(n)是第n个网格的面积。把所有网格的与ΔA(n)的乘积相加之和做为耦合系数评价敏感导线与干扰导线之间的耦合程度。与电容的计算相比，耦合系数的计算非常简单，只占用很少的计算机资源，可以根据实时的耦合系数计算结果及时调整布线方案，改进设计。而不用等整块PCB设计完成，再用软件包提取杂散参数以建立仿真模型，输入仿真软件包，仿真结果不行再回头修改设计。

　　表1列出了九种不同的布线设计，分别给出了相应的耦合系数和电容值计算结果。比较这些结果可以发现，印制导线的大小、形状和相对位置都会影响它们之间的耦合系数和电容值。为了更清楚地反映两者的关系，把耦合系数和电容值绘入同一张图中并进行线性回归分析，如图1所示。其相关系数为0.98，表明耦合系数能够很好地反映导线间的耦合程度。依据耦合系数进行布线是可行的。

表1不同布线设计时的耦合系数和电容值

3试验验证

　　图2的试验装置用来进一步证实这个思想。印制导线经屏蔽电缆与信号发生器HP8110A相连，馈入10V、200kHz的脉冲干扰信号做为干扰源。敏感导线如表达式中No.5或No.7所示布置，经屏蔽电缆与频谱分析仪HP8590L相连测量干扰信号。整个装置放入屏蔽盒中。图3是表1中No.5布线方案的设计尺寸和测量结果，图4是表1中No.7布线方案的设计尺寸和测量结果。比较表1中No.5的耦合系数776.35和No.7的耦合系数1432.9就知道No.7中的敏感导线要比No.5中的敏感导线接收到更多的干扰，图3(b)、4(b)的实验结果证实了这一点。

4软件框架

　　软件设计的最初思想是想摆脱PCB的“trial＆error”传统设计方法，希望软件能在PCB设计过程中

图2试验布置图