新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 寄存器传输级的低功耗设计方法

寄存器传输级的低功耗设计方法

作者:时间:2011-02-16来源:网络收藏

除了芯片的速度和面积等,人们对的期望也越来越高,因而在IC设计中加入设计非常必要。寄存器传输级的设计对降低整个芯片的功耗作用非常显著,本文讨论的三种寄存器传输级低功耗设计方法,经验证对动态功耗的降低很有效。

本文引用地址:http://www.eepw.com.cn/article/179809.htm

自集成电路问世以来,设计者在单个芯片上集成的晶体管的数量呈现出令人惊讶的增长速度。近30年,集成电路的发展一直遵循着“摩尔定律”:集成在芯片上的晶体管的数量每18个月就翻一番,芯片成本也相应下降。
图1:CMOS电路功耗的主要来源是动态功耗,
由开关电流和短路电流造成。


在半导体工艺水平不断进步的同时,以电池供电的手持设备和膝上电脑也迅速普及,系统的功耗有时已经成为系统设计首要考虑的因素,因此,低功耗设计成为发展移动系统必然要解决的问题。
集成电路的低功耗设计分为系统级、寄存器传输级、门级、电路级四个层次,而在这其中,寄存器传输级的低功耗设计对优化整个系统功耗的贡献达到20%-50%,这是非常巨大的比例。因而,在寄存器传输级进行低功耗设计是非常值得,也是很有必要的。

集成电路中功耗的来源
目前,CMOS工艺在集成电路特别是数字IC中应用得很普遍。由于CMOS电路在输入稳定的时候总有一个管子截止,所以它的静态功耗在理想情况下应该是零,但这并不代表静态功耗真的为零,实际上CMOS电路的静态功耗就是指电路中的漏电流(这里不考虑亚阈值电流)。
CMOS电路功耗的主要来源是动态功耗,它由两部分组成:开关电流和短路电流。

所以,整个CMOS电路的功耗为:


P=PTurn+Pleakage+Pshort


上一页 1 2 3 下一页

关键词: 低功耗

评论


相关推荐

技术专区

关闭