寄存器传输级的低功耗设计方法

图2a：传统的设计。图2b：增加了门控时钟的设计。
在这三项中PTurn大约占电路功耗的80% ，因而这里就只考虑开关电流ITurn所产生的动态功耗PTurn。ITurn是这样产生的：在CMOS电路，当输入为“0”时，PMOS导通，电源通过PMOS向负载电容充电；而当电路输入为“1” 时，负载电容又会通过NMOS向地放电。ITurn就是不断对负载电容充放电所产生的开关电流。
一个CMOS反相器由开关电流引起的平均动态功耗是：PTurn=CLVDD2f
其中，CL是负载电容，VDD是电路的电压，f是时钟频率。所以，要想降低电路的功耗就应该降低电路的电压和频率。

寄存器传输级的低功耗设计
图3a：最基本的加法器设计。图3b：采用操作数隔离方法设计的加法器。
寄存器传输级的低功耗设计方法有很多种，本文只列举三种最为常用的设计方法：门时钟、操作数隔离及存储器分区访问。
1.门控时钟
从上面的讨论知道，CMOS电路的功耗是和频率有着密切关系的，因此动态的关闭处于空闲状态的时钟具有明显的节电效果。
图2a是传统的设计：系统的时钟直接接到D触发器的时钟输入端，不管什么情况，只要输入的Clock翻转，触发器就会工作，整个系统也一直不断的运行。而图2b是增加了门控时钟的设计：当系统正常工作时，译码出来的En信号为高，则触发器可以正常锁存数据；当系统处于空闲状态时，把En信号清零，这样，由于给触发器的Clock一直保持零，不会发生翻转，所以触发器不会锁存新的数据，整个系统被挂起，系统将进入低功耗模式。
在电路中加入门控时钟很容易，可以用Verilog直接在描述中加入，也可以通过Synopsys的工具PowerCompile自动加入。通过加入门控时钟，系统可以有选择的停止不相关模块的时钟，以最大程度的节省动态功耗。
2.操作数隔离
这种方法主要是对系统中的算术、逻辑运算模块进行低功耗设计，其主要思想就是：在不进行算术、逻辑运算的时候，使这些模块的输入保持“0”，不让操作数进来，输出结果不会翻转；而如果进行这方面的运算时，再将它们打开。