新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > 数字接收机中高性能ADC和射频器件的动态性能要求

数字接收机中高性能ADC和射频器件的动态性能要求

作者:时间:2011-07-06来源:网络收藏

摘要:基站系统(BTS)需要在符合各种不同标准的同时满足信号链路的指标。本文介绍了一些信号链路,例如:高,可变增益放大器,混频器和本振,详细介绍了它们在典型的基站中的使用,能够满足基站对高、高截点和低噪声的

大多对其采用的能模-数转换器()及模拟都较高。例如,蜂窝基站要求有足够的范围,以处理较大的干扰信号,从而把电平较低的有用信号解调出来。Maxim的15位65Msps模数转换器MAX1418或12位65Msps模数转换器MAX1211配以2GHz的MAX9993或900MHz的MAX9982集成混频器,即可为的两级关键电路提供出色的动态特性,此外,Maxim的中频(IF)可调增益放大器(DVGA) MAX2027和MAX2055能够在许多系统中提供较高的三阶输出截点(OIP3),并满足系统所需要的增益调节范围。

蜂窝基站(BTS:基站收发器)由多个不同的硬件模块组成,其中之一就是完成RF接收(Rx)及发送(Tx)功能的收发器(TRx)模块。在老式模拟AMPS及TACS BTS中,一个收发器只能用于处理一路全双工Rx和Tx RF载波,若要实现要求的呼叫覆盖率就需要很多个收发器才能提供足够的载波。如今在全球范围内,模拟技术已被CDMA和WCDMA所取代,欧洲也已在10年前就采用了GSM。在CDMA中,多个主叫用户使用同一个RF频率,这样一个收发器就可同时处理多个主叫用户的信号。截至目前已有多种CDMA和GSM的设计方案,BTS制造商也一直致力于探索可降低成本和功耗的方法,对单载波解决方案进行优化或开发多载波接收机就是行之有效的方案。图1是BTS设备常用的欠采样接收机的结构框图。

图1. 欠采样接收机结构框图
图1. 欠采样接收机结构框图

图1中,Maxim的2GHz MAX9993和900MHz MAX9982混频器可为许多设计提供所需的增益和线性度,而且具有极低的耦合噪声,这样就不再需要那些损耗较高的无源混频器。MAX2027和MAX2055工作在接收机的第一、二中频级,此两款在其整个增益调节范围内OIP3均可达到+40dBm。在图1电路中数据转换器采用的是MAX1418 (15位、65Msps)和MAX1211 (12位、65Msps),此外Maxim的数据转换器产品还有其它采样速率的器件,可满足大多数设计要求。若将图1中的第二下变频器省去(虚线中所示),那么图1所示电路就变成了单路下变频器结构。

本文引用地址:http://www.eepw.com.cn/article/156089.htm

Maxim的低噪声: MAX1418

图1所示的欠采样接收机结构对ADC的噪声和失真有着严格的要求。在接收机中,电平较低的有用信号单独被数字化或同时伴随有无用的、需要倍加关注的大幅度信号,因此要想使接收机正常工作,ADC的有效噪声系数要按这两种信号的极端情况(即有用信号最小、无用信号达到最大值)来计算。对于小的模拟输入信号,ADC的噪声基底中占支配地位的是热噪声和量化噪声,决定了ADC的噪声系数(NF)。

实际上,小信号条件下的ADC有效噪声系数一经确定,模拟电路(RF或IF)的级联噪声系数也就随之确定。ADC前级电路的最小功率增益应满足接收电路的噪声系数要求,通常该功率增益值以ADC过载前接收机所能容许的最大阻塞电平或最高干扰电平为上限。在BTS中,如果不采用自动增益控制(AGC),ADC的动态范围一般无法同时满足电路噪声系数(接收机灵敏度)和最大阻塞两方面的要求,AGC电路可以放在RF级或IF级电路中,也可在两级电路中同时包含AGC电路。

MAX1418系列的其它产品对fINPUT = fCLOCK/2的基带应用特别适用。当转换器工作在这个频率范围内,采用这些基带特性极佳的器件,将具有最佳的动态范围。这些产品中包括针对65Msps时钟速率的MAX1419及针对80Msps时钟速率的MAX1427,它们的基带SFDR (无杂散动态范围)均可达到94.5dBc。

表1所列是MAX1418的主要技术参数:

表1. MAX1418电特性

ParameterConditionSymbolTyp ValueUnits
ResolutionN15Bits
Analog Input RangeVID2.56VP-P
Differential Input ResistanceRIN1
AC SpecificationsfCLK = 65Msps
Thermal + Quantization Noise FloorAnalog input = -35dBFSNfloor-78.2dBFS
Signal-to-Noise Ratio Analog in = -2dBFSfIN = 70MHzSNR73.6dB
Spurious-Free Dynamic Range Analog in = -2dBFSfIN = 70MHzSFDR84dB
Signal-to-Noise-and-Distortion Analog in = -2dBFSfIN = 70MHzSINAD73.3dB

不接LSB时,MAX1418也可以与14位接口器件一起工作,这样应用时,SNR会有轻微的损失,而SFDR则不受影响。

图2给出了无阻塞情况下ADC的噪声分布,这里假定在ADC之前的所有模拟电路的总级联噪声系数为3.5dB,同时假定设计目标是ADC导致的总噪声系数的恶化不超过0.2dB,以满足CDMA基站接收机的灵敏度要求。这样一个噪声系数值应该为空中接口留有足够的余量,不过最终结果取决于末级检波器的Eb/No (比特能量与噪声功率频谱密度的比值)的要求。基于表1的MAX1418的热噪声 + 量化噪声基底,当器件时钟为61.44Msps (50x码片率)时,其等效噪声系数为26.9dB。由于采用了过程增益控制,1.23MHz CDMA频道带宽下的ADC噪声比Nyquist宽带下的ADC噪声低14dB。一般情况下,为了获得3.7dB的接收机级联噪声系数,总增益要达到36dB。

图2. 无阻塞情况下的ADC噪声分布
图2. 无阻塞情况下的ADC噪声分布

当ADC前端增益为36dB时,天线端超过-30dBm的单音阻塞电平将超出ADC的输入量程。cdma2000®蜂窝基站标准规定,天线端允许的最大阻塞电平为-30dBm,此时,前端增益就需要降低6dB,这样在标准规范允许的余量范围之内,允许加到ADC上的最大阻塞信号更大一些。假设留有2dB的余量,前端增益减小6dB就可使天线端的最大阻塞电平变为-26dBm,ADC的最大允许输入信号变为+4dBm (见图3)。当出现单音阻塞时,蜂窝标准允许总的干扰(噪声+失真)相对于参考灵敏度来说恶化3dB,可这3dB在噪声和失真之间如何分配就留给了设计人员。

假设:出现阻塞信号时,AGC增益为6dB,设计允许RF前端级联噪声加失真可以使NF下降1dB (标称值为3.5dB)。当ADC前端增益仅为30dB时,ADC的SNR决定了其有效噪声系数为29.4dB,级联接收机在'阻塞条件'下的噪声系数为5.7dB,这比根据接收机灵敏度计算出来的3.7dB的噪声系数低了2dB。由于在此计算当中未将杂散特性考虑在内,ADC的无杂散动态范围(SFDR)还允许额外降低1dB。当存在阻塞信号时,SINAD可被用于计算有效NF,不再分别计算噪声和SFDR基值。

图3. 出现阻塞情况下的ADC噪声响应
图3. 出现阻塞情况下的ADC噪声响应

MAX1211允许一次下变频结构

如果在较高的IF段能够获得足够的SNR和SFDR指标,欠采样电路可以用于一次下变频结构。Maxim的MAX1211 12位、65Msps转换器就是采用这一结构设计的,它的引脚与即将推出的80Msps及95Msps转换器兼容,此系列器件可对频率高达400MHz的输入信中频号进行直接采样,此外,它还具有其它先进的性能,如时钟输入可以是差分信号也可是单端信号,时钟占空比可以在20%到80%之间,另外,还设计有数据有效指示器(以简化时钟及数据时序),采用小型40引脚QFN (6mm x 6mm x 0.8mm)封装,二进制补码和格雷码数字输出格式。表2列出了模拟输入频率为175MHz时MAX1211的典型交流特性。

表2. MAX1211电特性

ParameterConditionSymbolTyp ValueUnits
ResolutionN12Bits
Analog Input RangeVID2VP-P
Differential Input ResistanceRIN15
AC SpecificationsfCLK = 65Msps
Thermal + Quantization Noise FloorAnalog input = -35dBFSNfloor69.3dBFS
Signal-to-Noise Ratio Analog in = -0.2dBFSfIN = 32.5MHz
fIN = 175MHz
SNR68.3
66.8
dB
Spurious-Free Dynamic Range Analog in = -0.2dBFSfIN = 32.5MHz
fIN = 175MHz
SFDR82.4
79.7
dB
Signal-to-Noise-and-Distortion Analog in = -2dBFSfIN = 32.5MHz
fIN = 175MHz
SINAD68.1
66.5
dB

较之两次变频结构,一次变换器具有明显的优势。由于省去第二级下变频混频器、第二级中频增益电路以及第二级LO合成器,元件数量及电路板空间可减少约10%,节约成本$10至$20。

上一页 1 2 下一页

评论


相关推荐

技术专区

关闭