新闻中心

EEPW首页 > 手机与无线通信 > 设计应用 > CPCI数据总线接口的设计与实现

CPCI数据总线接口的设计与实现

作者:时间:2011-07-13来源:网络收藏

摘要 通过在FPGA中编写Verilog HDL语言控制协议转换芯片,从而之间的高速通信。实验结果证明,该方案工作稳定、传输速度快、准确,并可扩展到其他需要通过的嵌入式系统中。
关键词 PCI9054;FPGA;高速通信

高速传输技术是现代信息技术的前沿科技,同时也是整个链技术的瓶颈之一,为此技术人员不断地寻找新的方法。CPCI(Compact PCI)就是其中一个解决方案。
CPCI总线是当前流行的高速嵌入式计算机总线,目前大多数嵌入式计算机系统的最终都要经过CPCI总线与计算机内存进行交互。CPCI的总线规范保证了其具有良好的兼容性和可靠性。
本文的系统采用PLX公司生产的CPCI协议转换芯片PCI9054,通过Verilog HDL语言在FPGA中产生相应的控制信号,完成对数据的快速读写,从而了与CPCI总线的高速数据通信。

1 系统
系统主要由PCI9054和FPGA构成,系统结构图以及信号连接如图1所示。通过利用FPGA的可编程性,可更多的扩展功能,如与DSP,A/D等不同速率间接高速通信等。协议转换芯片PCI9054的作用就是保证本地数据采集板卡和主CPU板卡之间的数据可以高速准确地传输。

本文引用地址:http://www.eepw.com.cn/article/156072.htm

b.JPG



2 PCI9054性能分析
PCI9054是由PLX公司生产的一种基于PCI V2.2总线规范的通用芯片。它支持单字节方式和突发方式两种传输方式。其总线端支持32位/33 MHz传输,本地端可以通过突发方式达到最大132 Mbit·s-1的传输速率,并且可以控制改变本地端的总线宽度。
PCI9054可以看做一座建立在CPCI总线和本地用户局部总线之间的桥梁。因为PCI9054具有6个可编程FIFO存储器进行数据缓存,从而保证两者之间数据传输的正确性和实时性。并且PCI9054允许其中任意一端作为主控设备去控制总线,同时另外一端作为目标设备去响应总线。
PCI9054内部具有多个寄存器组,用以对其两端的工作状态和工作方式进行控制。PCI9054对其内部的所有寄存器组和FIFO都行了统一的地址映射,用户可以从两端通过编程访问所有FIFO及寄存器组的每个字节,从而查看两端的工作状态和改变两端的工作方式。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭