应用串行NOR闪存提升内存处理能力

图4 SPI时序对读速度的影响

新的4个I/O口输出模式，其地址可以通过4个I/O口同时传送，如，24位地址信号仅需要6个时钟周期就可以完成，加上8个命令周期共需要14个周期完成命令，其速度比早期的4个I/O口的传输要快很多。

模式bit的应用用于通知SPI Flash下一个命令和前一个命令是同样的命令。使我们在需要重复进行读操作的时候，可以减少命令周期带来的总线开销，从而进一步提高SPI Flash的读取性能。

DDR的4 I/O口读模式由一个8bits的命令开始，而输入地址和输出的数据按照DDR的模式进行，这种模式需要协议的开销，需要8个命令时钟周期，加上3个地址时钟周期，一共11个时钟周期可以完成一个读命令操作。

通过模式bit消除可以节省重复输入相同命令时的时钟周期，完成一个DDR口的读操作仅需要3个时钟周期。

数据总线上的数据会由于时钟频率太高而出现歪斜或失真，导致数据的读错误，而DLP（data learning pattern）的功能在DDR多I/O口协议中的使用可以使Flash在时钟频率高时同样稳定地工作。DLP的功能是通过利用真实数据输出前的假数据周期，它不会影响整个命令的时钟周期，DLP的数据采用可以使主机端明确什么时候可以采用到正确的目标数据，从而提高系统在高频率SPI数据在读操作时的可靠性及稳定性。

4 I/O口的DDR读模式增加了DLP和模式bit消除模式后，只需要3个时钟周期的协议开销，目前的器件在80MHz频率下，数据输出可以达到80MB/s。

从设计的角度来说，如图5所示。芯片内部的引脚连接点的放置同样会影响到SPI Flash的数据输出速度，时钟和I/O口信号的紧凑设计会减少芯片的数据失真，从而提高SPI Flash芯片的工作速度。

图5 芯片内部的引脚连接点设计

SPI Flash未来发展

未来SPI Flash的发展需要一种简单、高效和高速接口。随着传统的应用越来越多地转向SPI Flash的存储接口，人们希望传统的一些并行NOR Flash的功能也能出现在SPI Flash中，比如Reset复位功能、宽电压功能，及以扇区为单位的写保护等功能。同时随着DDR接口被越来越多广泛地运用，低电压总线操作的支持等，数据SPI Flash将会提供更高的读性能。

低成本存储器解决方案

Spansion的FL-S是65nm工艺的产品，它具有增强的性能和丰富的功能。从产品性能上说，擦除速度快5倍以上，写速度快3倍以上，同时，最快速读功能快20%以上。从产品功能上说，容量覆盖了主流的128 Mbits~1Gbits，其封装是工业标准封装，并能实现老产品到下一代新产品的兼容。产品在安全性方面也有很大的提高，除了支持OTP以外，部分型号支持读保护功能。

目前，人们普遍使用的并行NOR Flash，如图6所示，通过异步读取的方式操作Flash，理想的时序设计基本上输出速度是达到61MB/s。而Spansion的SPI Flash页读取模式可以达到98MB/s，和传统的异步读模式不同，第一个读取周期地址时序和异步读相同，但后续的读取速度可以递增25ns，从而大大提高Flash的读取速度。总的来说，DDR的读取模式可以在极少的引脚基础上可以实现超过传统的读取速度，未来会被越来越多地被采用。

图6 Page-mode NOR读取速度优势

Spansion的FL-S性能较高，对于SPI Flash来说，成本的节省来源于三个主要方面，第一，主芯片成本降低，从传统的40个引脚或以上并行NOR Flash的支持到仅需要6个引脚的SPI Flash支持，成本会大大降低，但是如果主芯片各种芯片接口都支持的话，成本也不会明显降低。第二，SPI Flash自身的封装生产成本降低，同时从生产的成本来说，SPI由于引脚的减少会降低成本，测试成本也会降低。第三，Flash的速度提升对于客户体验会有很大的改善，会给最终客户端产品带来竞争力，如开机时间、运行速度等等。