决定示波器性能高度的模拟技术

　　在数字示波器的模拟前端设计过程当中，放大器是模拟前端设计的核心部件之一，邢飞介绍，通过特别的放大器器件选用和设计，RIGOL产品里的放大器既能够保证示波器的高带宽特性，又能够保证示波器的高直流增益精度特性。对于混合信号产品，其数字通道的放大器设计具有有别于模拟通道放大器设计的特殊技术点，除了保持与模拟通道类似的高带宽特性之外，对于信号调理过程中的幅频响应特性要求较高，以降低时域过冲，避免数字通道对实际被测信号的采集和现实错误。

　　作为示波器市场近年来杀入的黑马，罗德与施瓦茨(R&S)中国区示波器业务发展经理焦保春分析，在该公司示波器产品在模拟前端设计中，采用了大量的R&S在射频测试领域的成熟技术，将射频设计融合到模拟设计中。这样做带来最直观的好处是大大降低的信号通路的噪声。在最低的信号量程条件下(1mV/div)，示波器依然能够保持极低的噪声水平,其信号噪声有效值为同类产品的1/4以下。通道间的高隔离度，特别是对高频信号隔离度，也是射频设计应用的范例。

　　当然，在高端示波器中，带宽并非只在模拟前端中得以实现，还可以通过其他数字办法实现更高带宽，通常高端示波器带宽有三种方法：一是前置放大电路直接实现;二是采用DSP拉伸带宽;三是数字带宽复用。泰克科技认为，三种方法各有各的优点。目前市场上用得比较多的是前置放大器直接实现和DSP拉伸带宽技术。从使用上来说，硬件实现的带宽使用数字技术较少，信号保真度较高，在使用上更为灵活，限制更少，频响和噪声谱更为平坦，支持等效采样、欠采样，可以允许信号超出屏幕外等，但成本相对较高;相比起来，数字技术则可能造成频响或噪声谱的起伏，在某些频率上有效位低，同时数字技术要求实时采样、不支持欠采样，信号超出屏幕外会出现波形畸变，限制相对较多，对使用者的要求也较高。但数字技术实现的带宽由于硬件成本较低，所以价格也相对较低，在牺牲一些性能的情况下，也为用户提供了一个廉价的解决方案。总的来说，前置放大器技术和DSP为不同客户的需求提供了不同选择。

　　采样率和模数转换器

　　在示波器三大性能指标中，模拟前端决定了带宽，那么模数转换器(ADC)则是影响采样率最重要的一环，ADC是数字示波器的核心器件，其中最关键的指标是采样率和有效的ADC位数。ADC的采样率直接决定了示波器的数字带宽，也就是多高频率的信号能够有效地采集并显示。

　　焦保春认为，A/D转换器的采样率不可能无限制提升，R&S拥有目前示波器市场中领先的单核10Gs/s采样率A/D转换器。为达到更高采样率，很多公司采用了交织采样技术，即用多颗低速A/D并行组合成高速多核的A/D。这种技术带来的问题是信号的相位误差。为修正此误差，大多数示波器厂商使用的DSP修正技术。但DSP修正处理需要时间，这种修正使示波器的波形捕获率降低。

　　示波器的采样还包括采样率的准确性，就是有效转换位数(ENOB)，常见示波器的A/D转换器都是8位的。但在实际使用时，真正能够发挥作用的转换位数并不能达到8位。一些示波器在高带宽是甚至会劣化到4位左右。这意味者用户不可能使用这些示波器准确测量出信号的幅度信息。焦保春介绍R&S A/D转换器的有效转换位数可以高达7位以上。

　　邢飞坦承，模数转换器主要决定了示波器的实时采样率指标(例如RIGOL的DS6000，实现了最高5GSa/s的实时采样率指标)，并且在一定程度上，模数转换器的采样保持电路部分的满功率带宽(Full Power Bandwidth)也影响了产品最终能够达到的最高带宽。

　　超高采样率需要多个ADC集成实现，安捷伦的90000Q示波器，160GS/s的采样率是8个20GS/s芯片实现的，而每个20GS/s又是包含80个250MS/s的单芯片，这对时钟信号的同步要求非常严格，特别是时钟分配到每个ADC后，产生的相位差解决起来挑战性很大，杜吉伟介绍，磷化铟工艺中，用波导电路设计其采样时钟，材料的特性决定其实际电路非常稳定，这是90000Q最困难的硬件设计。

　　研发是最大的挑战

　　对于高端示波器产品，商业芯片出于成本和目标应用的考虑，往往在测试信号的带宽和A/D转换速度方面不能满足高端示波器的要求。很多情况下，只有采用专用的ASIC设计才能解决这些问题。这也是高端示波器厂商不惜重金设立自己的ASIC设计团队的原因。高性能的A/D芯片也代表了示波器厂商的尖端技术研发能力。　　

 　　作为本土示波器厂商的杰出代表，RIGOL的邢飞认为，到了GHz级别的示波器，行业领先公司，无一例外都是采用专用芯片实现其顶级示波器产品的需求，甚至于已经无法找到能够满足其半导体工艺需求集成电路生产线，只能够自行开发专用的集成电路工艺(例如磷化铟InP工艺)来满足其对于高带宽，高性能的要求。