专栏中心

EEPW首页 > 专栏 > 信号链基础知识#54 谁是音频时钟的“老板”，谁是主，谁又是从呢？

信号链基础知识#54 谁是音频时钟的“老板”，谁是主，谁又是从呢？

发布人：信号链杂谈时间：2012-01-17 来源：工程师

加入技术交流群
- 扫码加入
  和技术大咖面对面交流
  海量资料库查询

发布文章

关键词：I2S、主时钟、MCK、PLL、BCK、LRCK、压控振荡器、VCO、音频、模拟、半导体、德州仪器、TI

作者：Dafydd Roche，德州仪器 (TI) 音频工程师

传统 I2S—为何要包括系统时钟？

过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2S，其他人在做音频研究时也都会提到它。简而言之，它是一种将立体声数据从一端传输至另一端的同步方法。

大多数人认为 I2S 有三种信号：

1. 数据：输入或者输出数据

2. 位时钟 (Bitclock，BCK)：确立数据流中两个相邻位之间边界的信号

3. 左/右时钟 (LRCK)/字时钟 (Wordclock)：一个在采样速率下运行、占空比为 50% 的慢时钟，它确立数据流中两条相邻通道（左和右）之间的边界。

I2S 的幕后英雄是主时钟 (MCK)，也称作系统时钟 (SCK)，它常常被数字信号处理器 (DSP) 程序员和其他处理器爱好者们忽略。主时钟 (MCK/SCK)，通常为一个64、128、256和512倍采样速率 (FS) 的时钟。它可以由一个输入引脚直接提供，也可以通过一个锁相环路 (PLL) 在某些器件内部产生。

一般而言，DSP 不需要音频主时钟，因为它们能够以一种完全不同的速率对数据进行处理，然后在 BCK 和 LRCK 的驱动下，让数据以某种速率进入输出缓冲器（或者通过输入缓冲器接收数据）。

如果您能暂时将注意力从您的处理器上移开，您会发现音频主时钟重要得多。大多数 MCK/SCK 输入的音频转换器，都要求时钟同步，而有一些则允许异相位。这就意味着，它们需要由相同的高速时钟来提供，然后被除小。我接触过的一些客户会突发灵感地告诉我：“我的 ADC 需要一个 MCK，但它离我的 DAC 太远。因此，我要在每个转换器旁边放置一个晶体……”有这种想法可以理解，但请您“千万别这么做！”

您在购买晶体时，无法保证它刚好为48.000 kHz。您的模数转换器 (ADC) 晶体的运行精确度可能会为+5%，而数模转换器 (DAC) 的运行精确度可能为–5%。这样的精确度，会给您的设计带来灾难性的后果！这是为什么呢，下面将为您娓娓道来。

用于 I2S

用于音频 ADC 的主时钟

如图 1 所示，高速主时钟（例如：24.576 MHz时钟）用于驱动 ADC 的过采样调制器。之后，来自过采样调制器的数据被消减分解成 LRCK 给定的采样速率。

当 ADC 运行在主模式（生成 BCK 和 LRCK，作为输出）下时，ADC 只是对 MCK/SCK 进行划分，产生 LRCK 和 BCK 信号。这就对啦！LRCK/BCK 和主时钟被同步—相位也可能同步（除非它是一个特殊分割器）。