随着人们对现代通信系统要求的不断提高，对处理器的性能要求也在不断增加。以往满足不断增长的系统性能要求的方法是提高时钟速度。然而，高速设计的压力和热问题复杂性的增加意味着这种方法已经接近微处理供应商的能力极限。即使近年来工艺技术有了大幅提高，硅片面积因此也有了显著缩小，运行速度明显加快，但也无法跟上性能要求提高的步伐。

一种趋势是增加额外的处理器。然而，使用额外的处理器会造成架构复杂性增加、系统功耗上升，更不用说价格更高的PCB。越来越多的芯片供应商开始采用在单块硅片上集成多个处理内核的设计方法。

发展趋势

向高级电信计算架构(ATCA)和微电信计算架构(uTCA)等业界标准发展的趋势允许复用机箱、机架和风扇组件，从而不仅可以降低总的系统成本(因为允许使用常用组件)，而且能够通过减轻设计师的设计负担来缩短产品的上市时间，设计公司也因而能集中精力于更高层的任务，例如系统架构的开发。

这一趋势的形成原因部分是由于串行/解串器(SERDES)技术即高速串行接口的出现。SERDES不仅极大地提高了承载卡和背板的数据传输速度，而且通过取代并行总线架构而简化了设计工作，避免了并行总线布线、数据扭曲(data skew)、时钟负载等问题。

工业标准架构允许原始设备制造商(OEM)快速转向更加模块化的设计。AdvancedMC(AMC)的“即插即用”特性能让处理单元迅速得到替换和/或升级(至少就硬件来看是这样)。

当然，AMC规范的这种模块化特性也是有代价的，AMC规范在电路板面积、元件高度和模块电源方面作的限制给电路板设计师提出了新的挑战。硅片制造商通过努力使这些硅片是AMC“友好的”来应对这些挑战，如使处理器的功耗更低、封装体积更小，并集成进更多的功能，不再需要外围桥接芯片。

存储器交错处理技术

对于大多数高性能系统来说，高性能存储器接口对保证高吞吐量甚为关键。通常，在较差的系统设计中，具有极高性能的处理器常常处于一种无数据处理的“饥饿”状态。

提高总吞吐量的一种方法是采用存储器交错处理(memory interleaving)。存储器交错处理能使处理器在指定时间内读写更多的信息，从而有助于减少潜在的瓶颈问题。

交错处理的原理是将系统存储器划分成多个块。通常存储器被划分成2个或4个块。这些系统也被称为双路或四路交错系统。即使有两个物理上独立的存储器库，软件也视之为一个存储器块。

为了实现存储器交错处理，必须能够使用一组单独的控制线访问每个存储器块。一旦开始对第一个存储器块的访问，对第二个块的访问也能同时进行。

在交错处理的存储器系统中，仍有两个DRAM物理库。然而，处理器在逻辑上只看到一个存储器库。对存储器的访问是轮流进行的，先是库1的数据，然后是库2的数据，然后又再是库1的数据。逻辑库的所有偶数长字存放在物理库1中，所有奇数长字存放在物理库2中(见图1)。这样做具有明显的速度优势，因为对这些存储器的存取采用的是独立的总线，时间上可以同时进行。

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们