如果a[9:0]=10'b11_1111_1111,则
1、～a[9:6]==0;
2、～a[9:6]==5'b0;
3、～a[9:6]==4'b0;
上面的逻辑表达中，只有3是真的，1，2都是假的。 哈哈 没吓着你吧 原因就是verilog会自动扩位，而3不用扩位。

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们