首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga)

FPGA/CPLD设计小技巧

  • FPGA/CPLD设计小技巧-这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。
  • 关键字: FPGA  CPLD  

FPGA的结构特点与开发

  • FPGA的结构特点与开发-我这个题目想说明的是,FPGA的内部的有其相应的Fabric,如何在开发过程中最好最大限度的使用它。
  • 关键字: FPGA  SRL16  STARTUP  

FPGA开发要注意的十大要点

  • FPGA开发要注意的十大要点-FPGA器件选型的7个原则:器件供货渠道和开发工具的支持、器件的硬件资源、器件的电气接口标准、器件的速度等级、器件的稳定等级、器件的封装和器件的价格。
  • 关键字: FPGA  

6系列FPGA中使用块RAM的心得(4)

  • 6系列FPGA中使用块RAM的心得(4)-然后调用sinplify,对其进行综合,结果很不顺利。首先是synplify报不支持器件,才发现synplify 9.6.2是2008年的产品,比Spartan6器件还要老。更新到Synplify Pro D-2010.03之后,器件是支持了,但是一综合就报错停止了,却不提示有什么错误。
  • 关键字: FPGA  RAM  

6系列FPGA中使用块RAM的心得(3)

  • 6系列FPGA中使用块RAM的心得(3)-接下来就是调用IPcore,来产生ROM的IP了。流程就不多讲了,不清楚的同学可以看书,也可以简单浏览一下。在建立IPcore的时候,选择为Block Memory Generator,就进入了块RAM的调用。
  • 关键字: FPGA  

ASIC设计转FPGA时需要注意的几点

  • ASIC设计转FPGA时需要注意的几点-FPGA原型验证和其他验证方法是不同的,任何一种其他验证方法都是ASIC验证中的一个环节,而FPGA验证却是一个过程。
  • 关键字: FPGA  

FPGA开发基础知识问答

  • FPGA开发基础知识问答-首先要将安装的ModelSim目录下的ModelSim.ini属性设置为存档类型(去掉只读)
  • 关键字: FPGA  

FPGA开发要掌握的六大基础知识(3)

  • FPGA开发要掌握的六大基础知识(3)-Xilinx FPGA开发软件为ISE.现在其版本更新比较快,大家现在常用的版本都在ISE12.1了。
  • 关键字: FPGA  赛灵思  Xilinx  

影响FPGA设计周期生产力的最大因素是什么?

  • 影响FPGA设计周期生产力的最大因素是什么?-提高FPGA设计生产力的工具、技巧和方法,9影响FPGA设计周期生产力的最大因素是什么?
  • 关键字: FPGA  时序  

FPGA学习的四大误区

  • FPGA学习的四大误区-FPGA为什么是可以编程的?恐怕很多菜鸟不知道,他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛,肯定就是像写软件一样啦。软件编程的思想根深蒂固,看到Verilog或者VHDL就像看到C语言或者其它软件编程语言一样。
  • 关键字: FPGA  可编程逻辑  

在FPGA开发中尽量避免全局复位的使用?(2)

  • 在FPGA开发中尽量避免全局复位的使用?(2)-在Xilinx 的FPGA器件中,全局的复位/置位信号(Global Set/Reset (GSR))(可以通过全局复位管脚引入)是几乎绝对可靠的,因为它是芯片内部的信号。
  • 关键字: FPGA  

如何使用脚本对Xilinx FPGA编程

  • 如何使用脚本对Xilinx FPGA编程-最近在做一个GUI的项目,想试着用FPGA实现一个简单的GUI。硬件基本模块和整个硬件系统已经完成设计,但是软件程序上还处在调试阶段,由于程序比较大,FPGA内部的BRAM已经完全不够用了,只能将运行的程序放到DDR DRAM中
  • 关键字: GUI  FPGA  Xilinx  

为基于FPGA的嵌入式系统进行安全升级

  • 为基于FPGA的嵌入式系统进行安全升级-“系统正在更新,请勿关闭电源。”我们都看到过这个警告,它通常在电子器件要在闪存安装代码更新时出现。如果更新被中断,闪存将无法正确更新,代码将会损坏,而器件无法运行,即“砖头化” (bricked)。这种大家熟悉的警告存在的原因,是因为使用闪存的大多数半导体器件在编程或擦除操作期间需要一直供电。显然,防止器件“砖头化”是非常重要的。但是,只发出警告就够了吗?有些嵌入式器件甚至都没有用户显示器,因此无法产生警告。在设计中如何才能确保可靠且安全的远程系统更新呢?
  • 关键字: fpga  嵌入式系统  

FPGA全局时钟和第二全局时钟资源的使用方法

  • FPGA全局时钟和第二全局时钟资源的使用方法-目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。
  • 关键字: 全局时钟  FPGA  赛灵思  

Verilog设计中的一些避免犯错的小技巧

  • Verilog设计中的一些避免犯错的小技巧-这是一个在设计中常犯的错误列表,这些错误常使得你的设计不可靠或速度较慢,为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查。
  • 关键字: FPGA  Verilog  
共6404条 52/427 |‹ « 50 51 52 53 54 55 56 57 58 59 » ›|

fpga)介绍

您好,目前还没有人创建词条fpga)!
欢迎您创建该词条,阐述对fpga)的理解,并与今后在此搜索fpga)的朋友们分享。    创建词条

热门主题

关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473