2010年9月15，美国加洲森尼韦尔市-全硅MEMS时钟技术方案领导公司SiTime Corporation今天宣布赛灵思(Xilinx)在其Virtex®-6 FPGA ML605评估套件, Spartan®-6 FPGA SP601 和SP605 FPGA评估套件上导入了SiTime可编程全硅MEMS振荡器。全球可编程平台领导厂商赛灵思公司在这些评估套件中采用了SiTime的 SiT9102高性能差分振荡器及各种规格组合的SiT8102可编程高性能振荡器。
“赛灵
关键字：
Xilinx Virtex FPGA
一个网络的频率特性包括幅频特性和相频特性，在系统设计时，各个网络的频率特性对该系统的稳定性、工作频带...
关键字：
扫频仪 FPGA 单片机
设计了FPGA的分布式算法结构和具体的硬件环境。基于FPGA的分布式算法充分利用FPGA的并行处理特性设计算法，简化了滤波器系统设计。采用了分割查找表技术，节省了FPGA硬件资源。对查找表(LUT)中内容经过相应的修改即可方便地实现低通、高通、带通滤波。对基于FPGA分布式算法的滤波器进行了仿真及工况环境下的测试实验。实验结果表明，该算法不仅提高了系统运行速度，而且节省了大量的FPGA资源，还具有极大的灵活性。
关键字：
FPGA 分布式算法 滤波器设计
大容量无线传输技术中DSP的启动,1 引言
关键字：
DSP 启动 技术 传输 无线 大容量
条形码一般被用于将关键的字母数字信息转换为数字系统能够扫描和读取的符号信息，而无需每次都要将信息录...
关键字：
2D条形码 DSP CRC 解码
自即日起至2010年12月31日期间，合众达联合TI推出免费的、可永久持续升级的Code Composer Studio IDE v4.
凡购买任意一款合众达公司(SEED)的基于TI处理器平台的SEED-XDS560仿真器或SEED-XDS510仿真器，您将即刻免费获得铂金版支持永久持续升级的Code Composer Studio IDE v4.
同时，合众达为回馈老客户，凡购买过合众达仿真器的朋友，
可免费下载Code Composer Studio IDE v4
注册可
关键字：
合众达 DSP
系统用FPGA实现了I2C总线控制器，以Altera公司的NiosⅡ嵌入式软处理器为核心，结合高品质数字信号音频编／解码芯片WM8731成功地实现了语音的录制及回放功能，同时利用Matlab 7．O．4软件对所采集的语音数据进行仿真。系统采用SoPC技术，自行设计采集模块和I2C协议驱动模块，并通过AWALON总线挂裁在Nios软核上实时高速采集与回放。实践表明，系统具有集成度高，稳定性好，实时性强的特点。
关键字：
FPGA 语音 回放系统
为了方便外部设备与计算机进行串口通信，提出一种基于FPGA的PCI总线串口卡设计。利用Altera公司的FPGA芯片EP1C6SQ240实现了串口和PCI总线的连接。介绍了用FPGA实现PCI接口、UART的方法，将PCI接口、UART的核心功能集中在FPGA上，使整个设计紧凑、小巧。该设计符合PCI 2.2规范，传输速率高，可广泛应用于各类测试设备、工厂自动化、有线通信等领域。
关键字：
FPGA PCI 总线 串口
dsp＋fpga介绍
您好，目前还没有人创建词条dsp＋fpga!
欢迎您创建该词条，阐述对dsp＋fpga的理解，并与今后在此搜索dsp＋fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473