首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> dsp+fpga

dsp+fpga 文章 进入dsp+fpga技术社区

基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计

  •   摘要   串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。   本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CD
  • 关键字: 京微雅格  FPGA  

零基础学FPGA(十一)一步一脚印之基于FIFO的串口发送机设计全流程及常见错误详解

  •   记得在上几篇博客中,有几名网友提出要加进去错误分析这一部分,那我们就从今天这篇文章开始加进去我在消化这段代码的过程中遇到的迷惑,与大家分享。   今天要写的是一段基于FIFO的串口发送机设计,之前也写过串口发送的电路,这次写的与上次的有几分类似。这段代码也是我看过别人写过的之后,消化一下再根据自己的理解写出来的,下面是我写这段代码的全部流程和思路,希望对刚开始接触的朋友来说有一点点的帮助,也希望有经验的朋友给予宝贵的建议。   首先来解释一下FIFO的含义,FIFO就是First Input Fi
  • 关键字: FPGA  FIFO  

美高森美发布领先的FPGA新产品概览

  •   1. 超安全SmartFusion2® SoC FPGA和 IGLOO2® FPGA   美高森美的超安全SmartFusion2® SoC FPGA和 IGLOO2® FPGA器件,无论在器件、设计和系统层次上的安全特性都比其他领先FPGA制造商更先进。新的数据安全特性现已成为美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分,可让开发人员充分利用器件本身所具有的同级别器件中的最低功耗,高可靠性和最佳安全技术,以期构建高度差
  • 关键字: 美高森美  SmartFusion2  FPGA  

达芬奇技术在视频和机器人方面应用案例及技术文献汇总

  •   本文介绍达芬奇技术的解读文献及应用案例,供大家参考。   解读达芬奇技术   达芬奇技术是一种数字图像、视频、语音、音频信号处理的新平台,一经推出,就受到热烈欢迎,以其为基础的应用开发层出不穷。该技术是一种内涵丰富的综合体,包含达芬奇处理器、软件、开发环境、算法库和其他技术支持等。正因为涉及的技术面广,因此有比较高的技术门槛。   视频跟踪算法在Davinci SOC上的实现与优化   本文在基于双核DM6446的系统平台上,利用改进后的跟踪算法实现了智能目标跟踪系统。该算法可以成功跟踪目标,
  • 关键字: DSP  ARM  DM6446  

视频跟踪算法在Davinci SOC上的实现与优化

  •   引言   目标跟踪作为计算机视觉的一个极具挑战性的研究任务,已被广泛的应用在人机交互、智能监控、医学图像处理等领域中。目标跟踪的本质是在图像序列中识别出目标的同时对其进行精确定位。为了克服噪声、遮挡、背景的改变等对目标识别带来的困难,出现了很多的跟踪算法。   因为目标跟踪算法需要处理的数据量大、运算复杂,需要性能强大的处理器才能实时处理。我们选用TI推出的最新产品TMS320DM6446实现算法。TMS320DM6446是一款高度集成的片上系统,集成了可以运行频率高达594MHz的C64x+ D
  • 关键字: DSP  Davinci SOC  

解读达芬奇技术

  •   达芬奇技术是一种数字图像、视频、语音、音频信号处理的新平台,一经推出,就受到热烈欢迎,以其为基础的应用开发层出不穷。该技术是一种内涵丰富的综合体,包含达芬奇处理器、软件、开发环境、算法库和其他技术支持等。正因为涉及的技术面广,因此有比较高的技术门槛。   前言   数字视频技术无疑将重塑整个电子行业的面貌。当然,数字视频技术也正在使我们的视频体验、传输以及交互方式发生着深刻的变化。 其已开始进入我们的汽车、计算机、移动电话以及网络。 不过,带来高品质的娱乐享受仅是精彩刚刚开始!   过去,工程师
  • 关键字: 达芬奇技术  DSP  

达芬奇技术简化数字视频设计

  •   数字视频技术无疑将重塑整个电子行业的面貌。当然,数字视频技术也正在使我们的视频体验、传输以及交互方式发生着深刻的变化,开始进入汽车、计算机、移动电话及网络。过去,工程师们在实施数字视频时选择非常有限,硬连线以及基于ASIC的方案总是限制着器件的用途、功能,以及它们的自适应性;虽然专用器件的灵活性稍高于ASIC,但是,面对日新月异的多媒体标准与应用,它们的效用仍然很有限;而且缺少具有足够性能、成本足够低、灵活性足够高的数字视频开发平台。   为了解决这些难题,德州仪器公司提供了一种很好的解决方案,即基
  • 关键字: 达芬奇  DSP  ARM9  

基于OMAP的设计汇总,包括示波器、监护仪、人机接口等

  •   德州仪器 (TI) 公司的开放式多媒体应用平台OMAP(Open Multimedia Application Platform)是一种为满足移动多媒体信息处理及无线通信应用开发出来的高性能、高集成度嵌入式处理器。本文介绍基于OMAP经典设计汇总,供大家参考。   OMAP5912双核通信及其数字音频系统实现   OMAP平台因其特有的双核结构,广泛应用于实时多媒体影音数据处理、语音识别系统、网络通信等领域。笔者以OMAP5912平台的数字音频系统为例介绍双核通信的具体应用,希望能对使用OMAP的
  • 关键字: OMAP  示波器  DSP  

基于OMAP的无线传感网节点处理器的设计与实现

  •   无线传感网络是计算技术、通信技术和传感器技术相结合的产物。传感网应用场合非常广泛,节点也可以搭载不同类型的传感器。当节点自身搭载的传感器为震动、磁传感器时,采集到的数据量较小,处理简单,目前的传感网节点(如Mica节点)就可以满足需要。但当节点集成图像传感器、红外传感器等大数据量传感器对传感数据网络的实时要求相当高时,现有的节点受处理及存储能力的限制无法满足要求。   本文主要分析在设计较高处理及存储能力传感节点时,如何满足传感网节点低功耗和高处理能力间的平衡关系,并介绍基于OMAP处理器的节点处理
  • 关键字: OMAP  DSP  

FPGA时序约束的6种方法

  •   对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。   下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下:   0.核心频率约束   这是最基本的,所以标号为0.   1.核心频率约束+时序例外约束   时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但这还不是最完整的时序约束
  • 关键字: FPGA  时序约束  

从硬件角度讨论FPGA开发框架

  •   FPGA采用了逻辑单元阵列概念,内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。   长久以来新型FPGA的功能和性能已经为它们赢得系统中的核心位置,成为许多产品的主要数据处理引擎。   鉴于FPGA在如此多应用中的重要地位,采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。该流程旨在避免开发周期后期因发现设计缺陷而不得不进行费时费钱的设计修改,而且该缺陷还可能对项目进度计划、成本和质量造成灾
  • 关键字: FPGA  

【从零开始走进FPGA】美好开始——我流啊流啊流

  •   按照基于Windows的语言(C、C++、C#)等编程语言的初学入门教程,第一个历程应该是“Hello World!”的例程。但由于硬件上的驱动难易程度,此例程将在在后续章程中推出。硬件工程师学习开发板的第一个例程:流水灯,一切美好的开始。   本章将会在设计代码的同时,讲解Quartus II 软件的使用,后续章节中只讲软件的思想,以及解决方案,不再做过多的累赘描述。   一、Step By Step 建立第一个工程   (1)建立第一个工程,File-New-New
  • 关键字: FPGA  Quartus II  

基于FPGA的跨时钟域信号处理——MCU

  •   说到异步时钟域的信号处理,想必是一个FPGA设计中很关键的技术,也是令很多工程师对FPGA望而却步的原因。但是异步信号的处理真的有那么神秘吗?那么就让特权同学和你一起慢慢解开这些所谓的难点问题,不过请注意,今后的这些关于异步信号处理的文章里将会重点从工程实践的角度出发,以一些特权同学遇到过的典型案例的设计为依托,从代码的角度来剖析一些特权同学认为经典的跨时钟域信号处理的方式。这些文章都是即兴而写,可能不会做太多的分类或者归纳,也有一些特例,希望网友自己把握。   另外,关于异步时钟域的话题,推荐大家
  • 关键字: FPGA  MCU  

跨越鸿沟:同步世界中的异步信号

  •   只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控制器、CDROM/DVD 控制器、调制解调器、网卡以及网络处理器等。当信号从一个时钟域传送到另一个时钟域时,出现在新时钟域的信号是异步信号。   在现代 IC、ASIC 以及 FPGA 设计中,许多软件程序可以帮助工程师建立几百万门的电路,但这些程序都无法解决信号同步问题。设计者需要了解可靠的设计技巧,以减少电路在跨时钟域通信时的故障风险。   基础   从事多时钟设计的第一
  • 关键字: FPGA   异步信号  FIFO   

零基础学FPGA(十)初入江湖之i2c通信

  •   相信学过单片机的同学对I2C总线都不陌生吧,今天我们来学习怎么用verilog语言来实现它,并在FPGA学习版上显示。   i2c总线在近年来微电子通信控制领域广泛采用的一种新型的总线标准,他是同步通信的一种特殊方式,具有接口少,控制简单,器件封装形式小,通信速率高等优点。在主从通信中,可以有多个i2c总线器件同时接到i2c总线上,所有与i2c兼容的器件都有标准的接口,通过地址来识别通信对象,使他们可以经由i2c总线互相直接通信。   i2c总线由两条线控制,一条时钟线SCL,一条数据线SDA,这
  • 关键字: FPGA  i2c  verilog  
共9903条 159/661 |‹ « 157 158 159 160 161 162 163 164 165 166 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473