介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析,采用PLL技术成功设计了1.8 GHz锁相频率源。
关键字：
PLL 合成 频率源
1 引 言
直接数字频率合成技术(Direel Digital FrequencySynthesis，DDS)称为第三代频率合成技术，他利用正弦信号的相位与时间呈线性关系的特性，通过查表的方式得到信号的瞬时幅值，从而实现频率合成。这种方法不仅可以产生不同频率的正弦波，而且具有超宽的相对带宽，超高的变频速率，超细的分辨率以及相位的连续性和产生任意波形(AWG)的特点。
目前所使用的大部分DDS结构，在相位累加模块和相位幅度转换模块均采用了流水线技术和某些压缩算法等，但都不能从根本上解决DDS
关键字：
嵌入式系统 单片机 数字频率合成 DDS MCU和嵌入式微处理器
Analog Devices发布了ADF4157——一款最新的高频率、小数N分频锁相环(PLL)频率合成器，适合用于需要低相位噪声和超精细控制分辨率的应用，例如卫星通信、专用集群移动通信网(PMR)、仪器和无线基站设备，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA网络。这种25 bit固定系数分频器提供超精细频率分辨率。ADI公司的设计软件和仿真软件能够大大简化和改善环路滤波器设计，该软件可在ADI公司的网站：http://www.analog.com/adisimp
关键字：
通讯 无线 网络 ADF4157 ADI PLL 放大器
摘要：KH93L001UC是旺宏微电子（苏州）有限公司推出的单芯片USB Phone解决方案；本文介绍了这颗芯片的基本框架，并详细介绍了如何采用这款芯片来实现VOIP功能。 关键词：USB，HID，Codec，PLL，网络电话 1．概述 KH93L001UC是旺宏微电子（苏州）有限公司2006年推出的USB Phone单芯片解决方案，其内部高度集成了USB Transceiver，Voice Codec，PLL，Regulator，蜂鸣器接口，HID键盘接口及GP
关键字：
USB HID Codec PLL 网络电话 MCU和嵌入式微处理器
1 引 言
DDS(Direct Digital Frequency Synthesis，直接数字频率合成器)是一种从相位概念出发直接合成所需波形的频率合成技术。由于DDS具有相对频带宽、频率分辨率高、频率变化速度快与相位可连续线性变化等一系列特点，已被广泛应用于数字通信系统中。目前，可供用户选择的高性能、多功能的专用DDS芯片比较多。然而在某些对控制方式、置频速率等方面有特殊要求的场合，设计一个基于高性能FPGA(Field Programming Gate Array，现场可编程门阵列)的D
关键字：
嵌入式系统 单片机 DDS 混合仿真 MCU和嵌入式微处理器
摘要：在分析了DDS基本原理以及AD9858基本特点的基础上，介绍了AD9858的送数方式及单片机接口程序。给出了利用AD9858内部寄存器来实现跳频时间小于50ns的４频点快速跳频的具体方法。
关键词：DDS；AD9858；快速跳频
在电子系统中，常常需要应用频率合成技术来实现跳频源设计。频率合成指对一个高稳定的参考频率进行各种技术处理，以生成一系列稳定的频率输出。目前应用最广的是锁相环（ＰＬＬ）频率合成技术，它是通过改变ＰＬＬ中的分频比Ｎ来实现跳频的
关键字：
DDS AD9858 快速跳频 MCU和嵌入式微处理器
数字电视行业正在以惊人的速度发展，LCD和PDP（平板显示器）已约占总出货量的50%。据估计，数字电视（DTV）市场在2006年至2010年之间的复合年增长率（CAGR）将猛增到23%。成品数字电视产品价格的迅速下降将导致OEM、ODM和EMS厂商都更加注重减少元器件数量、降低材料成本和加强集成度。从这种意义上讲，制造厂商有必要对每一个加入到系统中的元器件进行充分考虑，也包括系统的核心——时钟。
由于数字电视的产量巨大，制造厂商最关注的就是如何在供应高质量的产品的同时，让大众的消费更加划算。随着电
关键字：
消费电子 锁相环 PLL 扩频时钟 模拟IC
引言
在现代科研机构电路设计、大专院校的电子系统教学中,集成运算放大器作为信号处理的基本器件,应用非常广泛,准确的掌握集成运放的参数是进行电子系统设计的基本前提。为了方便用户准确掌握手中运放的各项参数,本文提供了一种采用可编程DDS芯片和MCU的测量系统,可自动测量集成运放的5项基本参数,以小液晶屏显示测量结果,并可根据需要打印测量的结果,与现有的BJ3195等昂贵测试仪相比,该测量系统功能精简、操作智能化、人机接口友好。
关键字：
嵌入式系统 单片机 DDS MCU 运算放大器 嵌入式
直接数字合成器，是采用数字技术的一种新型频率合成技术，他通过控制频率、相位增量的步长，产生各种不同频率的信号。他具有一系列的优点；较高的频率分辨率；可以实现快速的频率切换；在频率改变时能够保持相位的连续；很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑芯片实现DDS[1]，专用的DDS芯片产生的信号波形、功能和控制方式固定，常不能满足具体需要[2]。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点，并且开发周期短，易于升级，因为非常适合用于实现DDS。
1 DDS的
关键字：
嵌入式系统 单片机 DSP Builder DDS FPGA 嵌入式
卓联半导体公司（Zarlink Semiconductor Inc.）日前宣布推出集成模拟/数字PLL（锁相环路）的系列器件样品。新器件满足所有同步以太网时钟要求，包括ITU-T（国际电信联盟）的最新建议标准。
2007年6月通过的ITU-T G.8262 标准 (原G.paclock)规定了同步以太网网络设备中使用的时钟器件的最低性能要求。该标准规定的PLL性能参数包括漂移、抖动、瞬态相位、时钟带宽、频率精度和保持等。
“卓联半导体公司是提供满足所有同步以太网时钟要求的单片器件的第一家
关键字：
卓联 PLL
摘要： 给出一种利用AD9959多通道DDS同步特性，简化测控通信系统中多路DDS同步设计的方案，与原有方案相比具有控制方式灵活、外围元件少，性能优良等优点。关键词： DDS；同步；AD9959；测控通信
引言近年来，为了提高信息传输速率，增强通信抗干扰能力，飞行器测控通信系统已从统一载波体制向扩频统一测控通信体制发展。但是，这种宽带扩频测控技术的应用使得同步设计成为系统实现的难点，尤其对于多频率源系统，信号之间的严格同步更为困难。一般情况下，为了获得多路DDS的同步，设计者往往会使
关键字：
0704_A AD9959 DDS 测控通信 工业控制 同步 杂志_设计天地 工业控制
介绍了一种基于计算机ISA总线、三路同步的DDS信号源的设计。对信号源与ISA总线的接口关系以及多路DDS的同步问题进行了讨论。测试结果表明，该信号源的各路DDS具有较好的同步关系和相位噪声指标。
关键字：
ISA DDS 总线 多路
本文研究并实现了基于FPGA(FieldProgrammableGateArray)的智能动态信号源，采用了DDS(DirectDigitalSynt...
关键字：
DDS 频谱 谐波 正弦
王仁发,林秩盛,陆南昌,熊 燕(中山大学 电子与通信工程系, 广州 510275) 摘 要：研究了DDS+双PLL构成的新型数字调谐系统:A环产生DDS所需的时钟信号,B环产生高频输出。B环使调谐器输出频率f0作较大变化,A环和DDS使f0作小变动。该系统工作频率为850MHz~925MHz和1700MHz~1850MHz,频率分辨率可达25kHz。在单片微机控制下,可实现跳频。 关键词：数字调谐系统 DDS PLL 跳频
数字调谐系统是现代收发信机的核心,其性能直接影响通信质
关键字：
DDS PLL 数字调谐系统 跳频
dds+pll介绍
您好，目前还没有人创建词条dds+pll!
欢迎您创建该词条，阐述对dds+pll的理解，并与今后在此搜索dds+pll的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473