首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cpld/fpga

cpld/fpga 文章 进入cpld/fpga技术社区

基于FPGA的IP核8051上实现TCP/IP的设计

  • 该便携式接触网故障信号分析仪采用图形化程序设计语言LabVIEW开发设计, 可实现数据的高速实时采集、在线分析、自动存储、显示等功能。高速数字化仪NI PXI- 5112卡采样速度高、性能稳定可靠, 适宜对高速变化信号的实时监测。将软件安装在PXI- 1042工控机上, 具有体积小、抗干扰能力强、携带方便等特点, 同时具有故障性质判断、故障定位功能。该系统目前已经在石家庄变电所现场运行, 效果良好。

  • 关键字: FPGA  8051  TCP  IP    

基于CPLD的USB总线的隔离接口实现

  • 本设计的主要创新点在于 USB总线的协议的复杂性和快速性为设计实现必须面对许多的挑战,能在分析协议的基础上利用 CPLD解决了 USB总线隔离的问题,巧妙的检测信息包起始、快切换和包结束的难题,克服了传输信息包结束慢上拉与过渡,保证系统的完整性。
  • 关键字: CPLD  USB  总线  隔离接口    

FPGA控制下面阵CCD时序发生器设计及硬件实现

  • 摘要 在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0
  • 关键字: FPGA  CCD  面阵  发生器    

符合中国移动标准协议转换器中的HDLC协议的FPGA设计与实现

  • 随着通信与网络技术的不断发展,使我国用现有的E1资源来传输以太网业务成为广泛的应用。以太网数据要通过E1线路传输就必须对以太网净荷数据进行帧封装,才能从E1线路上恢复出以太网数据帧,完成以太网数据的交换。通常,以太网数据是通过HDLC协议或GFP协议来进行封装的。本文介绍了中国移动标准协议转换器中以太网到单路E1转换器HDLC协议封装的FPGA(现场可编程逻辑阵列)设计与实现。
  • 关键字: 中国移动  FPGA  201106  

基于FPGA的NAND Flash ECC校验

  • 摘要 基于Flash存储器的Hamming编码原理,在Altera QuartusⅡ7.0开发环境下,实现ECC校验功能。测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1 bit错误
  • 关键字: Flash  FPGA  NAND  ECC    

一种基于ARM 的FPGA可重构配置方法的实现及应用

  • 随着半导体工艺技术的迅猛发展,现场可编程逻辑器件FPGA的集成度迅速提高,已达到百万门量级,与此同时,FPGA中的逻 ...
  • 关键字: ARM  FPGA  加载配置  

IIR数字滤波器的Matlab和FPGA实现

  • 摘要:提出一种通过两个二阶节级联构成四阶IIR数字椭圆滤波器的设计方法,并利用Matlab仿真软件设计了通带内波纹不大于0.1 dB,阻带衰减不小于42 dB的IIR数字滤波器。论述了一种采用可编程逻辑器件,通过VHDL硬件描
  • 关键字: Matlab  FPGA  IIR  数字滤波器    

基于FPGA的多路数字信号复分接器的设计

  • 在现代数字通信中,对数据传输容量和传输效率的要求越来越高,因此经常依据时分复用[1]的原理通过数字复接与分...
  • 关键字: 数字复接技术  FPGA  时分复用  

FPGA时钟设计

  • 摘要:在FPGA设计中,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/FPGA时通常采用如下四种类型时钟:全局时钟、门控时钟、多级逻辑时钟和波动式时钟。
  • 关键字: FPGA  时钟设计    

基于FPGA的自适应波束形成算法实现

  •  1 引 言  在雷达及声纳信号处理系统中,波束形成算法通常采用DSP软件编程实现,控制逻辑电路采用CPLD来完成,这种方法具有软件编程灵活、功能易于扩展的优点,但对于实时性能要求很高的系统,如雷达、声纳探测和
  • 关键字: FPGA  自适应波束  算法    

基于FPGA的实时中值滤波器硬件实现

  • 针对高清图像在中值滤波预处理过程中排序量多、速度慢的特点,提出适合邻域图像并行处理机的分块存储方法。在流水线结构下,1个时钟周期可以并行处理32个3×3邻域的中值滤波运算,实现了高速、实时的1 920×1 080灰度图像中值滤波器。
  • 关键字: FPGA  中值滤波  硬件实现    

莱迪思宣布首个符合PCI Express 2.0规范的低成本FPGA

  •   莱迪思半导体公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的规范。针对最近PCI – SIG研讨会上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通过了符合PCI - SIGPCIe 2.0规范和互操作性的测试,确保莱迪思的解决方案与现有的支持系统的PCIe 2.0具有互操作性。
  • 关键字: 莱迪思  FPGA  

赛灵思荣膺“2011中国经济-最佳推动力企业”奖

  • 全球可编程平台领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布荣膺中国经济CEO论坛“2011中国经济-最佳推动力企业”奖。赛灵思公司全球高级副总裁、亚太地区执行总裁汤立人(Vincent Tong)和亚太地区销售与市场副总裁杨飞先生,出席了由东方企业家、经理人杂志、新民周刊、金融界、北京电视台、香港科技大学商学院、中国企业国际发展协会联合在北京发起主办的 “中国经济CEO论坛暨中国经济成就奖评选颁奖盛典”。 商务部国际贸易经济合作研究院研究员白明代表中国经济CEO 论坛
  • 关键字: 赛灵思  FPGA  

莱迪思宣布首个符合PCI Express 2.0规范的FPGA

  • 莱迪思半导体公司(NASDAQ: LSCC)今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的规范。针对最近PCI – SIG研讨会上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通过了符合PCI - SIGPCIe 2.0规范和互操作性的测试,确保莱迪思的解决方案与现有的支持系统的PCIe 2.0具有互操作性。
  • 关键字: 莱迪思半导体  FPGA  

CPLD在线缆快速测试技术中的应用

  • 1.引言随着电子技术的发展,复杂可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)以其高速、高...
  • 关键字: CPLD  线缆快速测试  
共7021条 290/469 |‹ « 288 289 290 291 292 293 294 295 296 297 » ›|

cpld/fpga介绍

您好,目前还没有人创建词条cpld/fpga!
欢迎您创建该词条,阐述对cpld/fpga的理解,并与今后在此搜索cpld/fpga的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473