asic ip核 文章 最新资讯
如何采用SystemVerilog来改善基于FPGA的ASIC原型
- ASIC在解决高性能复杂设计概念方面提供了一种解决方案,但是ASIC也是高投资风险的,如90nm ASIC/SoC设计大约需要2000万美元开发成本.为了降低成本,现在可采用FPGA来实现ASIC.但是,但ASIC集成度较大时,需要几个FPGA来实现,这就需要考虑如何来连接ASIC设计中所有的逻辑区块.采用SystemVerilog,可以简化这一问题.
- 关键字： SystemVerilog ASIC FPGA
IP核互连策略及规范
- 摘要：IP核有关标准及IP核互连规范目前正处于一个发展的关键时期，受到了业界的普遍关注。本文就IP核互连采取的策略进行了分析，对目前几种使用较多的IP核互连规范作了介绍。
- 关键字： 片上系统SOC 片上总线（On-ChipBus） IP核 互连策略 互连规范
ASIC中的异步时序设计
- 绝大部分的ASIC设计工程师在实际工作中都会遇到异步设计的问题，本文针对异步时序产生的问题，介绍了几种同步的策略，特别是结绳法和异步FIFO的异步比较法都是比较新颖的方法。
- 关键字： ASIC
如何实现IP核心网的QoS
- NGN作为一个面向未来网络业务应用，基于分组平台可以同时提供语音、数据、多媒体等综合业务的系统，成为各大运营商以及设备提供商关注的焦点。 在影响NGN运营模式和运营收益的各种关键因素中，IPQoS特别是核心网的IPQoS，无疑是非常重要的一项。
- 关键字： IP核
3-DES IP核的VerilogHDL设计
- 首先介绍了3-DES算法的加密/解密原理，在此基础上，采用流水线技术，设计了一种高速的3-DES加/解密IP核，并用VerilogHDL语言描述其中的各个模块。
- 关键字： IP核 流水线技术 VerilogHDL DES加/解密
基于NIOS Ⅱ软核处理器的的UART通信的实现
- NIOS ⅡI软核处理器具有可裁减,配置灵活等优点。在实际使用中,可根据需求,构建最合适的处理器系统及外部接口而无需更改硬件电路或增加扩展芯片。它提供完备的数据通信协议,用户只需要使用相关的IP核即可得到所需的接口。针对这些特点,本文介绍了基于NIOS II软核处理器的异步串行通信的实现方法,讲述了如何采用SOPC Builder定制UART（异步串行收发器）IP核,重点讨论了在NIOS II集成开发环境下的几种编程方法。
- 关键字： NiosII IP核 SoPCBuilder
asic ip核介绍
您好，目前还没有人创建词条asic ip核!
欢迎您创建该词条，阐述对asic ip核的理解，并与今后在此搜索asic ip核的朋友们分享。 创建词条
欢迎您创建该词条，阐述对asic ip核的理解，并与今后在此搜索asic ip核的朋友们分享。 创建词条
asic ip核相关帖子
asic ip核资料下载
asic ip核专栏文章
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473