首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> altera-fpga

altera-fpga 文章 最新资讯

应用SoPC Builder开发电子系统

  • 电子设计应用2004年第9期摘    要:本文从系统总线设计、用户自定义指令和FPGA协处理器的应用这三个方面详细介绍了如何应用SoPC设计思想和SoPC Builder工具来开发电子系统。通过应用SoPC Builder开发工具,设计者可以摆脱传统的、易于出错的软硬件设计细节,从而达到加快项目开发、缩短开发周期、节约开发成本的目的。关键词:SoPC;SoPC Builder;FPGA引言随着技术的进一步发展,SoC设计面临着一些诸如如何进行软硬件协同设计,如何缩短电子产品开
  • 关键字: FPGA  SoPC  SoPC  Builder  

基于FPGA的误码测试仪

  • 2004年4月A版 摘  要:本文提出了一种基于FPGA的误码测试方案,并在FPGA上实现了其功能。该方案不仅纳入了“同步保护”的思想,同时对误码率量级的判断也提出了一种简化而又可行的方法。 关键词:误码测试;FPGA;m序列;同步   在数字通信系统中,为了检测系统的性能,通常使用误码分析仪对其误码性能进行测量。误码分析仪给工程实际应用带来了极大的便利,比如它有丰富的测试接口和测试内容,并能将结果直观、准确的显示出来。但是它的价格昂贵,并且通常需要另加外部辅助长线驱动电路才能与某些系统接
  • 关键字: FPGA  嵌入式  

Altera推出4.1版Quartus II软件

  • 北京 —Altera公司(纳斯达克:ALTR)今天推出了4.1版Quartus
  • 关键字: Altera  

2004年,赛灵思成立20周年庆典

  •   2004年,赛灵思成立20周年庆典。通过表彰员工、用户、股东、合作伙伴和当地社区,公司庆祝了它的20岁生日。
  • 关键字: 赛灵思  FPGA  

椭圆曲线加密的硬件实现

  • 摘 要: 椭圆曲线加密是一种目前已知的所有公钥密码体制中能够提供最高比特强度的一种公钥体制。在FPGA实现椭圆曲线加密系统时,基于GF(2)的多项式有限域中的乘法、求逆运算是其中的两大难点。本文提供了一种椭圆曲线加密的FPGA实现的结构,着重讨论了基于GF(2)的多项式有限域中的乘法、求逆运算的实现,并与软件实现的性能进行了比较。关键词: FPGA;多项式有限域;椭圆曲线加密系统加密的安全性从数论的角度来说,任何公钥密码系统都建立在一个NP(无法处理的问题)的基础上,即对于特定的问题,没有办法找到一个
  • 关键字: FPGA  多项式有限域  椭圆曲线加密系统  

WCDMA速率适配算法的FPGA实现

  • 摘 要: 为了支持多媒体业务的传输,第三代移动通信WCDMA系统采用了独特的编码复接方案,同时也加大了系统复杂度,并引入了较长的处理时延。速率适配算法是业务复用方案的核心算法。本文具体提出了在FPGA中进行模块合并、产生凿孔图样进行比特积攒搬移的实现方案,缩短了处理延时,大大提高了系统的处理能力。关键词:编码复接;速率适配;FPGA;凿孔图样;保留比特搬移引言随着因特网爆炸性的增长以及各种无线业务需求的增加,传统的无线通信网已经越来越无法适应人们的需要。因此,以大容量、高数据率和承载多媒体业务为目的的
  • 关键字: FPGA  保留比特搬移  编码复接  速率适配  凿孔图样  

virterx技术白皮书

  • 平台FPGA的兴起随着Virtex系列在片上系统(SoC)应用中的广泛应用,赛灵思(Xilinx)公司引入了平台FPGA(Platform FPGA)的概念。作为领先的可编程逻辑供应商,赛灵思公司利用其基于Virtex的支持可编程逻辑、I/O和计算处理的多功能器件,帮助业界涉足并确立了基于FPGA的SoC设计方法。通过实现大量基于FPGA的RISC处理器和处理器内核,赛灵思在这方面已经证实了自己的实力。最早的例子是于1991年实现Philip Freidin的RISC4005/R16 FPGA处理器。Vi
  • 关键字: FPGA  Xilinx  

FPGA实现的FIR算法在汽车动态称重仪表中的应用

  • 摘 要: 本文介绍了用FPGA实现的FIR算法,并对这种算法应用于汽车动态称重仪表中的结果做了分析。实践证明此算法用于动态称重具有良好的效果。关键词: FPGA;FIR;动态称重引言车辆在动态称重时,作用在平台上的力除真实轴重外,还有许多因素产生的干扰力,如:车速、车辆自身谐振、路面激励、轮胎驱动力等,给动态称重实现高精度测量造成很大困难。若在消除干扰的过程中采用模拟方法滤波,参数则不能过大,否则将产生过大的延迟导致不能实现实时处理,从而造成滤波后的信号仍然含有相当一部分的噪声。所以必须采用数字滤波消
  • 关键字: FIR  FPGA  动态称重  

英特尔成功开发480Mbps之UWB收发器

  • 日前(4月7日~8日)在甫结束的日本2004年英特尔IDF论坛中,英特尔首度展示了480Mbps的UWB无线传输,打破该公司在去年实现的252Mbps纪录。据日经BP社消息,英特尔是采用FPGA设计LSI收发器,这代表着可以使用CMOS技术,以低成本生无线USB收发器,无线传输技术是多频带OFDM(版本0.8),所用频率3GHz~5GHz,使用3个528MHz的频带
  • 关键字: 英特尔  FPGA  Wisair  

Altera与成都电子科技大学成立EDA/SOPC联合实验室及培训中心

  • Altera宣布与中国成都电子科技大学合作成立成都规模最大的可编程单芯片系统联合实验室和培训中心, 有两个教室及100台电脑及网络工作室, 拥有先进的内置设备。Altera同时更为这所一流大学捐赠了价值四十三万美金的最新版本Quartus II开发软件及相应的Nios嵌入式系统开发套件。开幕仪式当天, 电子科技大学学术会议中心高朋满座,电子科技大学与ALTERA签订协议共建EDA-SOPC联合实验室,同时,艾睿电子、ALTERA与校院共同为三方共建培训中心揭牌。ALTERA全球副总裁李彬先生在致词中说,“
  • 关键字: Altera  EDA  IC设计  

Altera新款MAX II CPLD系列在成本和功耗上锐减

  • 最大的复杂可编程逻辑器件(CPLD)供应商Altera公司(纳斯达克:ALTR)今天发布了新款MAX® II器件系列,这是业界成本最低的CPLD。MAX II系列和上一代MAX产品相比,成本降低了一半,功耗只有其十分之一,同时保持MAX系列原有的即用性、单芯片、非易失性和易用性。而且,新的系列容量翻了两番,性能是上一代MAX CPLD的两倍多。采用MAX II器件,大批量消费类、通信、工业和计算设计的工程师能够用MAX II器件替代更昂贵和不够灵活的小型ASIC和ASSP。因此,Altera估计其
  • 关键字: Altera  

全数字锁相环的设计

  • 摘要:本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行了讨论。关键词:全数字锁相环;DPLL;FSK;FPGA 引言锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理,调制解调,时钟同步,倍频,频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现,而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路
  • 关键字: DPLL  FPGA  FSK  全数字锁相环  

2003年,Wim Roelandts 成为赛灵思董事会主席

  •   2003年,Wim Roelandts 成为董事会主席。Bernie Vonderschmitt 离职:公司的最后一个创始人为我们留下了宝贵的财富。
  • 关键字: 赛灵思  FPGA  

Altera公布2004产品计划

  • Altera公司公布了公司下一代可编程技术的计划。新产品将在20年创新积淀和高度成功的Stratix™,Cyclone™,MAX
  • 关键字: Altera  

Altera揭开下一代CPLD系列的面纱

  • Altera公司公布了下一代CPLD系列计划。MAX
  • 关键字: Altera  
共6669条 443/445 |‹ « 436 437 438 439 440 441 442 443 444 445 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473
站长统计
×

EEPW在线
E起听工程师的声音!
需要我们为你做点什么吗?任何需求尽管留言!