Altera公司今天宣布即可发售EPM2210器件,该器件是MAX® II CPLD系列中容量最大的型号,具有2,210个逻辑单元(LE)。此系列的推出代表了MAX II——业内成本最低、密度最高、性能最佳的CPLD产品现已在市场上全面供应。工程师现在可以充分利用MAX II系列实现以前CPLD无法完成的复杂控制应用。 国家仪器(NI)工业控制和测量部经理Brian Mac
关键字:
Altera
在CCBN上,Altera(NASDAQ:ALTR)公司公布业内第一个基于FPGA的Video-over-IP参考设计。系统设计人员可充分利用Altera低成本Cyclone™ FPGA系列和Nios® II嵌入式处理器的可编程能力和灵活性,在新的Video-over-IP领域,采用该参考设计加速实现其高性价比、低复杂度系统的开发。该参考设计将在3104-3105展位进行演示。Pro Broadband公司项目经理余志武评论说:“Altera首次面市的Video-over-IP解决方案
关键字:
Altera
摘 要:本文介绍了高速ADC AD9430的功能,详细说明了使用高速FPGA来控制AD9430构成高速(140MSPS)、高精度(12位)数据采集系统的设计方法,并给出了具体实现的系统框图和测试结果。关键词:数据采集;FPGA;AD9430引言结合实际任务的要求,本文提出了一种基于AD9430的高速数据采集系统,主要用于采集雷达回波。在这个系统中,选用高速逻辑器件控制A/D转换和FIFO存储,同时通过FPDP(Front Panel Data Port)总线将采集的数据发送出去。由
关键字:
AD9430 FPGA 数据采集
摘 要:本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上,采用VHDL描述语言,并结合FPGA,实现了一种非对称同步FIFO的设计。关键词:非对称同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一种常用于数据缓存的电路器件,可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用,例如在某数据采集和处理系统中,需要通过同步FIFO来连接8位A/D和16位数据总线的MCU,但是由于目前同步FIFO器件的输入与输
关键字:
BlockRAM DLL FPGA VHDL 非对称同步FIFO 存储器
摘 要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。关键词:数字锁相环(DPLL);捕获时间;FPGA;VHDL引言捕获时间是锁相环的一个重要参数,指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中,如跳频通信系统,由于系统工作频率不断地发生快速变化(每秒几百次到几千次,甚至高达上万次),要求锁相环能够对信号相位快速捕获。因此
关键字:
FPGA VHDL 捕获时间 数字锁相环(DPLL)
VirtexE系列是XILINX公司生产的新型FPGA芯片,可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。
关键字:
FPGA 50E XCV 50
介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路――四倍频细分、辨向电路、计数电路、接口处理电路的设计原理,风时给出了详细的电路和仿真波形。
关键字:
FPGA 光栅 信号 模块
摘 要:本文介绍了一种同步测周期计数器的设计,并基于该计数器设计了一个高精度的数字频率计。文中给出了计数器的VHDL编码,并对频率计的FPGA实现进行了仿真验证,给出了测试结果。关键词:频率计;VHDL;FPGA;周期测量
在现代数字电路设计中,采用FPGA结合硬件描述语言VHDL可以设计出各种复杂的时序和逻辑电路,具有设计灵活、可编程、高性能等优点。本文将介绍一种基于FPGA,采用同步测周期的方法来实现宽频段高精度数字频率计的设计。
图1 同步测周期计数器
关键字:
FPGA VHDL 频率计 周期测量
Altera公司今天宣布已开始发售EP2S180器件——Stratix® II FPGA系列中最大和最后一个型号。它比相竞争FPGA多出82%的逻辑单元(LE)——此里程碑确立了Altera在FPGA业界密度、性能和90nm技术的领先地位。采用第三方认可的基准测试方法,Altera展示了Stratix II FPGA平均比竞争对手同类产品快出39%,使Stratix II系列成为当今市场上最快的FPGA。EP2S180器件的发售完整展示了Stratix II FPGA系列,整个系列密度分布在15,
关键字:
Altera
Altera公司今天发布了下一代结构化ASIC方案——HardCopy® II系列。HardCopy® II器件是业内最出众的结构化ASIC,采用了独特的FPGA前端设计方法,每百万ASIC逻辑门价格低至15美金。HardCopy® II结构化ASIC构建在新的精细粒度体系结构上,面向低成本设计,使逻辑门密度、性能和低功耗达到了更高的水平,在很多领域内,是ASIC和ASSP的最佳解决方案。HardCopy II器件实现了最大220万ASIC逻辑门、880万比特RAM和超过350MH
关键字:
Altera
Altera(NASDAQ:ALTR)公司发布了下一代结构化ASIC方案——HardCopy® II系列。HardCopy® II器件是业内最出众的结构化ASIC,采用了独特的FPGA前端设计方法,每百万ASIC逻辑门价格低至15美金。HardCopy® II结构化ASIC构建在新的精细粒度体系结构上,面向低成本设计,使逻辑门密度、性能和低功耗达到了更高的水平,在很多领域内,是ASIC和ASSP的最佳解决方案。HardCopy II器件实现了最大220万ASIC逻辑门、880万比特
关键字:
Altera
在过去,想获得更隹的嵌入式产品功能,设计者想到的不二法门往往是采用更新一代的晶片制程技术,要不然,这样的硬体设计取向至少能提供更小的尺寸,或更低的成本,而维持一定的功能水准
关键字:
嵌入式 FPGA DSP
2004年8月A版
Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,逻辑容量大了三倍多,可满足低成本大批量应用需求。
市场驱动力
随着低复杂度FPGA器件成本的不断下降,具有灵活性和及时面市优势的FPGA与 ASIC相比更有竞争性,在数字消费市场上的应用也急剧增加。第一代Cyclone系列迄今发售了3百多万片,在全球拥有3,000多位客户,对大批量低成本数字消费市场有着巨大的影响,该市场消纳了三分之一的器件
关键字:
FPGA 嵌入式
Altera(NASDAQ:ALTR)公司今天宣布,该公司被三星电子选为2004年“年度最重要伙伴”。此奖项是对Altera FPGA技术领先地位的认可,表彰了Altera支持三星无线基站发展所起到的关键作用。三星在其目前和下一代无线基站中采用了Altera嵌入在Stratix® FPGA中的Nios®软核处理器。在其他功能中,三星使用了Altera的技术来驱动串行背板接口,实现无线前端数字功能,以及一些基带处理功能。Altera总裁兼CEO John Daane说:“接受来自世界顶级电子
关键字:
Altera
altera-fpga介绍
您好,目前还没有人创建词条altera-fpga!
欢迎您创建该词条,阐述对altera-fpga的理解,并与今后在此搜索altera-fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473