首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> active-hdl

active-hdl 文章 进入active-hdl技术社区

Verilog HDL设计自动数据采集系统

  • 随着数字时代的到来，数字技术的应用已经渗透到了人类生活的各个方面。数字系统发展在很大程度上得益于器件和集成技术的发展，著名的摩尔定律(Moores Law)的预言也在集成电路的发展过程中被印证了，数字系统的设计理
  • 关键字： Verilog  HDL  自动  数据采集系统    

基于Verilog HDL语言的CAN总线控制器设计及验证

  • 摘要：在此利用Verilog HDL设计了一款CAN总线控制器，首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块，然后用Verilog HDL硬件描述语言设计了各个功能模块，并使用Modelsim软件
  • 关键字： 控制器  设计  验证  总线  CAN  Verilog  HDL  语言  基于  

MATHWORKS推出基于MATLAB生成HDL代码的产品

  • MathWorks近日宣布推出HDL Coder，该产品支持MATLAB 自动生成 HDL 代码，允许工程师利用广泛应用的 MATLAB 语言实现 FPGA 和 ASIC 设计。MathWorks还宣布推出了HDL Verifier，该产品包含用于测试 FPGA 和 ASIC 设计的 FPGA 硬件在环功能。有了这两个产品，MathWorks现在可提供利用 MATLAB 和 Simulink 进行 HDL 代码生成和验证的能力。
  • 关键字： MathWorks  FPGA  HDL  

有限增益带宽积补偿及对active-RC滤波器Q值的影响

  • 文章从数学上分析了运算放大器的有限增益带宽积对active-RC滤波器Q值的影响，得出了滤波器Q值升高的结论，并且 ...
  • 关键字： 有限增益  带宽  active-RC  滤波器  Q值  

基于XCR3032的大容量FLASH存储器接口设计

  • 摘要：提出一种使用Xilinx公司生产的低功耗CPLD芯片XCR3032来实现微控制器与大容量FLASH存储器相接口的...
  • 关键字： XCR3032  FLASH存储器  K9K1G08U0M  Verilog  HDL  

学习FPGA应注意的问题

  • FPGA的基础就是数字电路和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计的思想。在语言方面，建议初学者学习Verilog语言，VHDL语言语法规范严格，调试起来很慢，Verilog语言容易上手，而且，一般大型企业都是用Verilog语言。
  • 关键字： 赛灵思  FPGA  HDL  

基于Verilog HDL的I2C总线分析器

  • 提出了采用VerilogHDL设计I2C总线分析器的方法，该I2C总线分析器支持三种不同的工作模式：被动、主机和从...
  • 关键字： Verilog  HDL  I2C总线分析器  

奥地利推出新款主动降噪芯片

  • 全球领先的高性能模拟IC设计者及制造商奥地利微电子公司今日宣布新增两款新品，丰富其主动降噪(Active Noise Cancelling)芯片产品系列，改善喧闹环境中的音质效果。AS3400和AS3420都具有最低的电源供给需求，与其他ANC解决方案相比，电池的使用寿命至少延长20%之多。产品极具竞争力，通过10 dB的正向信噪比，无论环境如何，都能改善音频效果，增加有线或无线单声道通讯耳机的清晰度。
  • 关键字： 奥地利  Active Noise Cancelling  AS3400  AS3420  

运算放大器的有限增益带宽积对active-RC滤波器Q值

  • 摘要：文章从数学上分析了运算放大器的有限增益带宽积对active-RC滤波器Q值的影响，得出了滤波器Q值升高的结论，并且研究了滤波器Q值升高的补偿方法。我们对5阶低通滤波器的Biquad引入补偿电容Cm的前后进行仿真对比
  • 关键字： active-RC  运算放大器  Q值  滤波器    

Verilog HDL阻塞属性探究及其应用

  • Verilog HDL中，有两种过程赋值方式，即阻塞赋值(blocking)和非阻塞赋值(nonblocking)。阻塞赋值执行时，RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成，计算完毕，立即更新。在执行时
  • 关键字： Verilog  HDL  阻塞属性    

基于Verilog HDL滤波器的设计

  • 　现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无
  • 关键字： 设计  滤波器  HDL  Verilog  基于  

ST-BUS总线接口模块的Verilog HDL设计

  • ST-BUS总线接口模块的Verilog HDL设计,ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计，本文对ST-BUS总线进行了介绍，讨论了ST-BUS总线接口收发模块的设计方法，给出了Verilog HDL实现和模块的时序仿真图。
  • 关键字： HDL  设计  Verilog  模块  总线  接口  ST-BUS  

PLD/FPGA硬件语言设计verilog HDL

  • PLD/FPGA硬件语言设计verilog HDL,HDL概述　　随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和verilog HDL及System Verilog。 VHDL发展的较早，语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬
  • 关键字： verilog  HDL  设计  语言  硬件  PLD/FPGA  

Verilog HDL与VHDL及FPGA的比较分析

  • Verilog HDL与VHDL及FPGA的比较分析,　Verilog HDL　　优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。　　缺点：很多错误在编译的时候不能被发现。　　VHDL　　优点：语法严谨，层次结构清晰。　　缺点：熟悉时间长，不够灵
  • 关键字： 比较  分析  FPGA  VHDL  HDL  Verilog  

嵌入式系统设计方法的演化—从单片机到单片系统

共106条 6/8 |‹ « 1 2 3 4 5 6 7 8 »

active-hdl介绍

您好，目前还没有人创建词条active-hdl!
欢迎您创建该词条，阐述对active-hdl的理解，并与今后在此搜索active-hdl的朋友们分享。    创建词条

active-hdl电路

更多

active-hdl相关帖子

更多

active-hdl资料下载

更多

热门主题

Active-HDL    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473