首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> risc-v ip

risc-v ip 文章 最新资讯

为RISC-V第三方IP筑牢安全防线:实现全设计供应链中基于通用缺陷枚举的全面安全验证

  • 基于通用缺陷枚举(CWE)的 RISC-V 第三方 IP(3PIP)安全验证流程安全需求基于美特莱公司(MITRE)硬件缺陷数据库,制定待验证的安全需求指导原则核心安全维度:完整性、保密性、可用性验证手段:1. 信息流分析 2. 系统验证自动化(SVA) 3. 定向 C 语言测试 4. 静态分析各参与方工作流程RISC-V 第三方 IP 供应商:筛选适用于实际设计的通用缺陷枚举项→制定匹配安全需求的安全规则→采用适配的验证基础设施开展安全设计分析RISC-V 第三方 IP 供应商:收集安全验证指标→制定安
  • 关键字: RISC-V  第三方IP  安全防线  设计供应链  通用缺陷枚举  全面安全验证  

RISC‑V在人工智能、机器学习与嵌入式系统中的优势

  • RISC‑V 的开源特性带来了模块化、免版税指令集架构(ISA),消除了授权费用,可加速开发进程,并支持针对人工智能(AI)、机器学习(ML)、物联网(IoT)与嵌入式系统等多样化应用进行定制化设计。从零售消费交易、工业 4.0 运营到自动驾驶,众多应用的自动化水平正在不断提升。RISC‑V 实现了供应商独立性,通过架构透明性增强安全性,并支持定制化专用处理器,以适配对功耗敏感的物联网与边缘应用。它还能支撑用于高级自动化方案的混合边缘 / 云系统架构。混合架构借助云计算实现可扩展性,而边缘计算与嵌入式 A
  • 关键字: RISC‑V  人工智能  机器学习  嵌入式系统  

打通芯粒互操作性的壁垒

  • 向多芯粒(Chiplet)集成转型既充满前景,也带来了复杂性。可扩展的互连技术与自动化工具,正成为支撑未来设计的关键要素。芯粒已成为下一代系统架构讨论中的核心主题。当前行业描绘的愿景是:设计团队能够选用不同来源的裸芯,通过标准化接口与简化流程,搭建多芯粒系统。业界常将其类比为现成 IP 组件,期望芯粒能像无源器件甚至单片机一样,易于使用且具备互操作性。然而,这一愿景虽极具吸引力,却与现实仍有很大差距。芯粒集成的现状芯粒通常分为两类架构:同构横向扩展与异构解耦。同构设计在一个封装内使用多个相同裸芯以提升性能
  • 关键字: 芯粒  互操作性  Arteris  IP  Chiplet  NoC  

让数据和人工智能在EDA中发挥更大效用

  • 电子设计自动化工具会产生海量数据,但这些数据对人工智能的实际价值几何?行业正探寻新方法,助力人工智能发挥更佳效能。半导体设计过程会产生海量数据,但其中有多少能被人工智能工具利用、又有多少具备实际价值?若能获取更优质、更易访问的数据,人工智能的工作效率又能提升多少?这些都是半导体企业和 EDA 工具厂商一直在探索的开放性问题。已有报告显示,将智能体人工智能(Agentic AI)应用于现有工具和数据,已取得显著成效,能为重复性任务或优化工作构建高效的反馈循环。但要充分发挥智能体工作流的价值,行业或许需要先沉
  • 关键字: 人工智能  RISC-V  验证接口  西门子EDA  新思科技  验证  EDA  

Ceva Wi-Fi 6和蓝牙IP为瑞萨电子首款面向物联网和智能家居的组合式MCU提供支持

  • 物联网和智能家居市场的爆炸式增长推动了对高度集成、高能效连接解决方案的需求,这些解决方案能够简化设计并加快产品上市速度。为了满足这一需求,领先的智能边缘芯片和软件IP授权商Ceva公司近日布,瑞萨电子株式会社 (Renesas Electronics Corporation) 已将Ceva-Waves Wi-Fi 6和低功耗蓝牙IP集成到其新推出的RA6W1和RA6W2组合式微控制器(MCU)中,为智能家居、工业和消费电子设备提供强大的无线性能。瑞萨电子的 RA6W1 双频 Wi-Fi 6 MCU 和 R
  • 关键字: Ceva  Wi-Fi 6 IP  蓝牙IP  瑞萨  组合式MCU  

芯原增强版ISP8200-FS系列IP获ASIL B功能安全认证

  • 芯原股份(芯原)近日宣布其ISP8200-FS系列图像信号处理器(ISP)IP的最新增强版本,包括ISP8200-ES和ISP8200L-ES,已实现性能和能效方面的全面提升,可更好地支持复杂的车载摄像头系统。这些增强版IP已成功获得国际检验认证机构TÜV NORD颁发的ISO 26262 ASIL B功能安全认证,充分验证了其在高级驾驶辅助系统(ADAS)及自动驾驶应用中的适用性与可靠性。ISP8200-FS系列IP的最新增强版本最高运行频率可达1.2GHz,并支持多达16路图像传感器数据处理。该系列I
  • 关键字: 芯原  图像信号处理器IP  ISP IP  

RISC-V 2026:当三足鼎立成为事实,新的问题即将浮现

  • 2026年不仅是RISC-V迈向成熟的一年,同样也是迎接全新挑战的一年。通过打破指令集领域的技术垄断,半导体行业释放出一波创新浪潮——专有指令集架构的垄断时代已落幕。
  • 关键字: 达摩院玄铁  RISC-V  处理器  

Imagination发布的DXTP GPU IP

  • 一、产品概述与性能跃迁Imagination Technologies(以下简称"Imagination")推出了其最新GPU IP产品——Imagination DXTP,专为智能手机和其他功耗受限、但仍致力于为用户提供卓越游戏体验和最新生成式人工智能体验的设备打造。基于先进图形和计算加速技术,DXTP在性能和能效方面实现了重大突破,成为智能手机、平板电脑、笔记本电脑以及非安全关键型汽车应用等场景的理想选择。通过一系列微架构改进,与前代产品IMG DXT GPU相
  • 关键字: Imagination  DXTP GPU IP  

Si-Five加入NVLink

  • SiFive将集成Nvidia NVLink Fusion,纳入其数据中心级设计,拓展基于RISC-V构建AI系统的选项。通过将宽且错序的核心与可扩展的连贯结构和先进的内存层级结合,SiFive 使云服务提供商和系统供应商能够根据工作负载需求定制 CPU,同时保持 RISC-V 生态系统带来的软件可移植性。随着NVLink的加入,SiFive可以通过连贯的高带宽互连直接连接到Nvidia的GPU和加速器,以降低延迟、更高效地共享数据,并提升大规模AI部署的整体系统利用率。英伟达创始人兼首席执行官黄仁森表示
  • 关键字: Si-Five  NVLink  RISC-V  AI  Nvidia  

芯原微电子ISP9000系列图像信号处理器(ISP)IP

  • 一、产品概述中国上海芯原发布其ISP9000系列图像信号处理器(ISP)IP——面向日益增长的智能视觉应用需求而打造的新一代AI ISP解决方案。ISP9000采用灵活的AI优化架构,提供卓越的图像质量,具备低延迟的多传感器管理能力,并与AI深度融合,是智能机器、监控摄像头和AI PC等应用的理想之选。二、产品优势凭借AI加持的ISP功能,芯原的ISP9000系列IP能够实现卓越的图像质量。其集成了先进的AI降噪(AI NR)算法,结合多尺度2D和3D噪声抑制及YUV域色度噪声抑制(CNR),形成了多域降
  • 关键字: 芯原微电子  ISP9000系列  图像信号处理器  (ISP)IP  

国产新标杆 | 灵睿智芯发布全球首款动态4线程服务器级高性能RISC-V CPU内核P100

  • 随着万物互联与人工智能的深度融合,我们正加速步入一个计算无所不在的泛在智能时代,算力基础设施的形态与架构正发生深刻变革,计算效率和能效成为算力水平提升的关键挑战,基于软硬协同创新的融合计算和领域增强计算成为计算体系发展的主流方向。在此过程中,开放灵活、无知识产权限制的RISC-V架构为计算产业注入了前所未有的活力与动能,高性能、自主可控的RISC-V CPU内核正成为驱动产业升级、夯实算力基座的核心引擎。灵睿智芯重磅推出的全球首款动态4线程、服务器级别、性能最强的RISC-V CPU内核——P100,正是
  • 关键字: 灵睿智芯  RISC-V CPU内核  

GlobalFoundries将收购Synopsys ARC IP业务

  • 总部位于纽约马耳他的GlobalFoundries已签署最终协议,收购Synopsys的处理器IP解决方案业务并将其并入其于2025年收购的RISC-V知识产权供应商MIPS。两家公司表示,目标是构建一个更广泛的“物理人工智能”平台,结合处理器IP、软件工具和晶圆技术,而不是让ARC成为独立的Synopsys业务。ARC处理器IP协议内容根据GlobalFoundries的公告,转移资产包括ARC-V(RISC-V)、ARC“Classic”CPU IP、VPX DSP和NPU系列,以及相关的软件和ASI
  • 关键字: GlobalFoundries  Synopsys  ARC  IP  

CES 2026:MIPS推出基于RISC-V 的人工智能神经处理器IP

  • 美普思(MIPS)于国际消费电子展(CES 2026)上发布一款基于RISC-V的人工智能神经处理器知识产权(IP),该产品旨在为边缘端的变换器(Transformer)模型与智能体语言人工智能模型提供算力支持。美普思精简指令集架构 - V 人工智能神经处理器这款处理器被命名为美普思 S8200。据该公司介绍,“它将紧密耦合的人工智能引擎与精简指令集架构 - V 应用核心相整合,可同时加速向量与矩阵运算负载;支持 PyTorch 和 Tensor 两大主流框架;借助一致性集群平铺技术,算力可实现从几十万亿
  • 关键字: CES 2026  MIPS  RISC-V  人工智能神经处理器  IP  

在SoC设计中拥抱多核和RISC-V架构

  • RISC-V 指令集架构(ISA)的兴起,由 RISC-V International 管理,正值半导体行业演变的一个激动人心的时期。新技术的诞生正在推动人工智能、物联网、汽车工业,甚至太空探索等多个领域的进步。这些创新产品设计的出现恰逢SoC设计师推动新指令集(ISA)的推进(见图1)。在这一交汇的时刻,RISC-V ISA脱颖而出,为设计师提供了更广泛的CPU、NPU和IP核心选项,以适应当今技术爆炸不断演变的环境。1. 此图展示了截至2030年RISC-V SoC出货量的数十亿。
  • 关键字: SoC  RISC-V   ISA  开源  

IP-over-DWDM在2025-30年复合年增长率为16%

  • Delk'Oro表示,IP-over-DWDM系统需求预计年均增长16%,到2030年将达到44亿美元。随着超大规模企业不断跨数据中心扩展以建设更大规模的人工智能工厂,预计2026年路由器和交换机中ZR+光插拔模块的出货量将大幅增长。Dell'Oro副总裁Jimmy Yu表示:“自一年前以来,ZR+光学的兴趣增长了十倍,”在相干ZR可插拔模块最初诞生时,主要场景是连接相距不到80公里的数据中心。ZR+版本是作为事后考虑开发的,没有明确的必要性。此后,随着耗电型AI数据中心的突然增加,需求转
  • 关键字: IP-over-DWDM  路由器  交换机  
共1270条 1/85 1 2 3 4 5 6 7 8 9 10 » ›|

risc-v ip介绍

您好,目前还没有人创建词条risc-v ip!
欢迎您创建该词条,阐述对risc-v ip的理解,并与今后在此搜索risc-v ip的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473