随着 AI 芯片转向堆叠式、基于芯粒的架构，EDA 厂商正在改造成熟工具，以实现跨域分析、加速设计探索，并搭载智能体 AI 辅助能力。核心要点EDA 工具通过跨域协同优化、加速设计探索，支撑 3D 集成电路与多裸片系统的设计。客户面临多项痛点：厂商间工具互操作性、动态版图规划、电压降（IR）分析以及静态时序分析（STA）。智能体 AI 在现有工具之上新增一层能力，同时也是新兴初创公司方案的底层基础。随着对 AI 算力与性能需求持续增长，芯片设计越来越多地在同一个封装内采用 3D 堆叠、芯粒与异构集成方案。
关键字：
3D芯片
EDA
芯片厂商不断缩小晶体管尺寸的努力遭遇瓶颈，业界开始探索3D 堆叠芯片方案。但现有实验性 3D 芯片多依赖特殊新材料，性能不及常规硅基器件。美国伊利诺伊大学香槟分校研究团队提出全新硅基 3D 芯片制造方案：通过低温卷压转移工艺，可在晶圆上逐层堆叠纳米级超薄硅膜，突破传统限制。传统 3D 芯片瓶颈目前主流 3D 芯片（如 AMD MI300 系列）采用预制造层堆叠 + 硅通孔（TSV）金属柱互连方案，但层间对准难度大、互连密度受限，制约性能提升。单片式 3D 芯片（直接在晶圆上逐层制造器件）可实现纳米级对准精
关键字：
3D芯片
超薄纳米硅膜
跨层电路
无结晶体管
在高速发展的半导体制造领域，创新速度往往快于成熟的验证与确认方法。3D IC 的出现进一步加剧了这一挑战 —— 它将多层有源器件或小芯片以超高密度形式垂直堆叠。这种架构带来了全新的制造复杂度，也对长期可靠性提出了新的问题。为应对这一难题，半导体行业采用了两种专用技术手段：测试载体与菊花链测试。本文将探讨这些方法在实际中的应用，以及它们如何为 3D IC 领域提供质量保障。更重要的是，文章将说明为何早期严格的测试不仅有益，而且是降低风险、推动先进封装技术走向市场的必要环节。测试载体：是什么？工程师为何要用？
关键字：
虚拟硅片
3D芯片
西门子EDA
12 月 14 日消息，据 InterestingEngineering 报道，美国工程师研发出一种具有独特架构的新型多层计算机芯片，有望开启人工智能硬件新纪元。研究团队指出，在硬件测试和仿真中，这款新型三维（3D）芯片的性能比传统二维（2D）芯片高出近一个数量级。据了解，与当前主流的平面化
2D
芯片不同，该新型原型芯片的关键超薄组件如同摩天大楼的楼层般垂直堆叠，其内部的垂直布线则如同大量高速电梯，可实现快速、大规模的数据传输。该芯片凭借创纪录的垂直互连密度以及精心交织的存储单元与计算单元，有效
关键字：
3D芯片
2D芯片
人工智能
SkyWater制造的原型机展现了密集的垂直内存逻辑集成，并可测量和模拟AI加速。一个合作研究团队展示了据称这是美国商业代工厂制造的首款单片三维集成电路，报告其性能优于传统平面芯片设计。该原型由斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师开发，并与SkyWater Technology合作制造。该芯片通过将内存和逻辑直接叠加在一个连续的过程中，区别于传统的二维布局。研究人员没有将多个成品芯片组装成一个封装，而是通过低温工艺在同一晶圆上顺序构建每一层器件，设计成不损坏底层电路，形成密集的
关键字：
3D芯片
碳纳米管晶体管
SkyWater
AI 芯片
麻省理工学院和其他地方的研究人员开发了一种新的制造工艺，将高性能 GaN 晶体管集成到标准硅 CMOS 芯片上来自麻省理工学院网站：他们的方法包括在 GaN 芯片表面构建许多微小的晶体管，切出每个单独的晶体管，然后使用低温工艺将所需数量的晶体管键合到硅芯片上，以保持两种材料的功能。由于芯片中只添加了少量的 GaN 材料，因此成本仍然很低，但由此产生的器件可以从紧凑的高速晶体管中获得显著的性能提升。此外，通过将 GaN 电路分离成可以分布在硅芯片上的分立晶体管，新技术能够降低整个系统的温度。研究人员使用这种
关键字：
3D芯片
电子设备
GaN
上周，IEEE电子元件与技术会议（ECTC）的研究人员推动了一项对尖端处理器和存储器至关重要的技术。该技术被称为混合键合，将两个或多个芯片堆叠在同一封装中，使芯片制造商能够增加其处理器和存储器中的晶体管数量，尽管曾经定义摩尔定律的传统晶体管收缩速度普遍放缓。来自主要芯片制造商和大学的研究小组展示了各种艰苦奋斗的改进，包括应用材料公司、Imec、英特尔和索尼在内的一些研究小组显示的结果可能导致3D堆叠芯片之间的连接密度达到创纪录的密度，即在一平方毫米的硅中约有700万个链接。Imec设法在每2微米放置一次的
关键字：
混合键合
3D芯片
随着半导体先进制程持续往5奈米、3奈米逼近的同时，摩尔定律也正逐渐走向物理极限。制程的微缩不只越来越困难，耗用的时间也越来越长，成本也越走越高。这使得半导体也必须从材料端与封装端来打破制程技术的限制，并达到技术上的突破。也由于台湾的半导体实力在全世界有目共睹，这使得默克决定在台湾高雄成立其亚洲地区集成电路材料应用研究与开发中心。
默克研发中心的重点领域，包括用于薄膜制程的CVD/ALD材料，和用于后段封装连接和黏晶的导电胶。默克对此研发中心的投资超过280万欧元(约1亿新台币)，此研发中心同时与
关键字：
3D芯片
摩尔定律
封装技术的进步推动了三维(3D)集成系统的发展。3D集成系统可能对基于标准封装集成技术系统的性能、电源、功能密度和外形尺寸带来显著改善。虽然这些高度集成系统的设计和测试要求仍在不断变化，但很显然先进的测试自
关键字：
3D芯片
测试
堆叠
电子系统层级(ESL)和高阶合成(HLS)方案试图以硬体取代软件。法新社在过去，由于软件内容不多、产品制备不容易延滞，开发业者会先设计硬体，再完成软件设计。时至今日，软件内容大增，软件设计逐渐比硬体占更多时间与成本，且是产品功能重要实现关键。
软件功能受到重视之甚，使得硬体开始被视为支援软件最佳化之平台。现在许多开发业者会先设计软件，并依据成本、功耗、存储器容量、体积等软件效能限制，去建造支援该软件的硬体设计。
软、硬体不只是技术层面需要顾及，还牵涉到公司结构问题，传统公司部门分化根深蒂固
关键字：
台积电
3D芯片
传统的平面闪存在16/15nm工艺之后面临瓶颈，厂商开始转向3D闪存，这其中三星动作最快，去年就已经开始量产第二代V-NAND闪存了，850 Pro及850 Evo硬盘也上市了。东芝/闪迪系也在跟进，在日本扩建Fab 2工厂准备3D闪存生产，Intel/美光系去年底也公开了他们的3D NAND闪存，现在也准备量产了。日前美光宣布投资40亿美元扩建新加坡的Fab 10晶圆厂，明年底开始量产第二代3D NAND闪存。
美光斥资40亿美元升级Fab 10X晶圆厂生产3D N
关键字：
美光
3D芯片
用光精确地控制神经元可以在脑科学研究和脑疾病治疗方面掀起一场革命。
光遗传学把光敏基因和光源结合在一起，用来选择性地打开或关闭大脑。光遗传学已经成为有希望的研究工具和潜在疗法。不过，这一技术大部分时候只把光打到某个点上，而脑部活动经常包括不同区域以复杂的顺序被激活。一个新的设备可以让光遗传学变成三维技术，把光的模式发送到脑部不同坐标的神经元上。
“在接下来的几年里，会出现大量的类似设备，”布朗大学纳米光学和神经工程实验室(Nanophotonics and Neur
关键字：
3D芯片
脑神经
4月18日消息，据路透社报道，三星电子周五表示，公司已将最新的芯片制造技术授权给美国制造商GlobalFoundries。此举旨在帮助后者改善生产力，以提高其在面对像苹果这样的大订单时与台积电的竞争力。
GlobalFoundries是全球第二大合同芯片制造商。而根据周五公布的声明，该公司如今已从三星获得了3D芯片制造工艺的授权，或称为FinFET。
三星已计划在今年第四季度展开14纳米工艺的FinFET量产。公司希望不断提高产能，以满足当前日趋增加的市场需求。
3D晶体管比传统平面
关键字：
GlobalFoundries
3D芯片
美商陆得斯科技(RudolphTechnologies,Inc.)指出，到了3D晶片时代，矽钻孔(TSV)、微凸块(microbumping)等半导体制程技术越趋复杂，每一道程式的精密控制均开出新的检测需求，预料光学检测设备扮演角色依旧吃重，甚至将自表面量测等现行主流用途，开展出更大应用空间。
光学检测作为制程式控制制(processcontrol)的重要环节，无论是在半导体前段抑或后段制程，都扮演着决定成品可靠度的重要关键。随着3D晶片时代箭在弦上，不仅晶片尺寸缩微，制程也更加精密，自动光
关键字：
3D芯片
光学检测
来自全球11个国家、超过200位的半导体封装技术专家，近日齐聚一堂探讨能有助于维持半导体技术创新步伐的中介层(interposer)与IC封装技术;专家们的结论是， 3D晶片堆叠技术已经准备就绪，但有需要再进一步降低成本。
由美国乔治亚理工大学(Georgia Tech)封装研究中心(Packaging Research Center，PRC)所主办的第三届年度中介层技术研讨会上，来自Amkor、日月光(ASE)等半导体封装大厂的专家明确指出，他们已经准备好为以中介层基础的设计进行封装与测试;此
关键字：
3D芯片
封测
来自全球11个国家、超过200位的半导体封装技术专家，近日齐聚一堂探讨能有助于维持半导体技术创新步伐的中介层(interposer)与IC封装技术;专家们的结论是，3D晶片堆叠技术已经准备就绪，但有需要再进一步降低成本。
由美国乔治亚理工大学(GeorgiaTech)封装研究中心(PackagingResearchCenter，PRC)所主办的第三届年度中介层技术研讨会上，来自Amkor、日月光(ASE)等半导体封装大厂的专家明确指出，他们已经准备好为以中介层基础的设计进行封装与测试;此外晶圆代
关键字：
3D芯片
封测
台积电、日月光、矽品等大厂积极架构2.5D及3DIC封测产能，一般预料明年将进入3DIC量产元年，启动高阶生产线及3DIC设备商机，国内主要设备供应商弘塑、辛耘及万润等业绩吃香。
设备厂表示，3DIC可以改善存储器产品的性能表现与可靠度，并可协助减低成本与缩小产品尺寸，现今全球包括台积电、日月光、矽品、意法、三星、尔必达、美光、格罗方德、IBM、英特尔等多家公司都已陆续投入3DIC的研发与生产。
日月光集团研发中心总经理唐和明透露，目前3DIC从设计工具、制造、封装测试等所有流程的
关键字：
台积电
3D芯片
本文研究主要考虑基于CuSn金属互化物的微凸点(μbump)作为芯片堆叠的手段。系统研究了形成金属互化物凸点连 ...
关键字：
3D芯片
堆叠
距微凸点
GTC2012大会上，曾担任斯坦福大学计算机科学系主任的NVIDIA首席科学家BillDally在接受EETimes采访时谈到了3D整合电路，技术层面上中国的崛起以及美国研发投资的现状。
关于3D芯片方面，Dally称GPU的未来存在着整合若干块3D堆叠显存的一条道路，这种设计比较有潜力发挥出更高的带宽效果，同时整体功耗更低。此前开发出HyperMemoryCube的美光实际上已经与NVIDIA商议过这一点，但Dally表示由于NVIDIA只想要自己独立设计芯片，而美光提出的要求带有在价值链上攫
关键字：
驱动之家
3D芯片
您可能听说过这样的宣传：随着目前还是平面结构的裸片向多层结构的过渡，半导体制造基础在今后几年内将发生重大转变。为了使这种多层结构具有可制造性，全球主要半导体组织作出了近10年的不懈努力，从明年开始三维（
关键字：
多维
3D芯片
设计技术
尽管最近几年以TSV穿硅互联为代表的3D芯片技术在各媒体上的出镜率极高，但许多人都怀疑这种技术到底有没有可能付诸实用，而且这项技术的实际发展速度也相对缓慢，目前很大程度上仍停留在“纸上谈兵”的阶段
关键字：
3D芯片
堆叠
应用材料公司和新加坡科技研究局研究机构--微电子研究院 (IME) 7号共同在新加坡第二科学园区共同为双方连手合作的先进封装卓越中心举行揭幕典礼。
该中心由应用材料和 IME 合资超过 1 亿美元设立，拥有14,000 平方英尺的10级无尘室，配有一条完整的十二吋制造系统生产线，能支持3D芯片封装研发，促使半导体产业快速成长。这座中心的诞生是为了支持应用材料公司和 IME 之间共同的研究合作，同时也能让双方各自进行独立的研究计划，包括制程工程、整合及硬件开发等。目前已有一组 50 人以上的团队在
关键字：
应用材料
3D芯片
美国半导体科技研发联盟 Sematech 旗下的3D Enablement Center (3DEC)与美国半导体产业协会(SIA)、Semiconductor Research Corp. (SRC)，日前共同定义出了wide I/O DRAM 之后的未来3D芯片(3D IC)技术杀手级应用，以及将遭遇的挑战。
Sematech 表示，上述单位的众学者专家经过讨论之后，定义出异质运算(heterogeneous computing)、内存、影像(imaging)、智能型感测系统(smart s
关键字：
Sematech
3D芯片
据台湾对外贸易发展协会(TAITRA)透露，芯片业代工巨头台积电公司可望于今年年底前推出业内首款采用3D芯片...
关键字：
台积电
3D芯片
能耗
据台湾对外贸易发展协会(TAITRA)透露，芯片业代工巨头台积电公司可望于今年年底前推出业内首款采用3D芯片堆叠技术的半导体芯片产品。Intel 则曾于今年五月份表示，他们将于今年年底前开始量产结合了三门晶体管技术(台积电计划14nm节点启用类似的Finfet技术)的芯片产品。而台积电这次 推出采用3D芯片堆叠技术半导体芯片产品的时间点则与其非常靠近。
关键字：
台积电
3D芯片
设计自动化大会(Design Automation Conference：DAC)已经举办到了第三天，前两天的议题主要围绕EDA自动化设计软件，Finfet发明人胡志明教授谈Intel的Finfet技术，以及IBM谈14nm制程技术等等，不过前两天的会议内容并没有什么特别新鲜的内容。第三天的主要讨论热点则转移到了3DIC技术方面。
关键字：
高通
3D芯片
Atrenta日前宣布，其与IMEC合作的3D整合研究计划，己针对异质3D堆叠芯片组装开发出了规划和分割设计流程。Atrenta和IMEC也宣布将在今年6月6~8日的DAC展中，展示双方共同开发的设计流程。
关键字：
Atrenta
封装技术
3D芯片
看好3D市场，DRAM大厂尔必达日前宣布，将与台湾力成科技、联华电子正式签约，携手展开TSV产品的共同开发;尔必达表示，三方还将针对3D IC整合技术、28纳米先进制程TSV(Through-Silicon Via, 直通硅晶穿孔)进行开发与商务合作。
关键字：
尔必达
3D芯片
据南韩电子新闻报导，三星电子(Samsung Electronics)已完成3D芯片生产系统的建构，正准备投入量产。近来英特尔(Intel)宣告领先全球开发出3D芯片，三星也表示持有相当数量的相关技术，且已确保量产技术。
关键字：
三星
3D芯片
Gartner分析师指出，英特尔新3D Tri-Gate晶体设计将不足以达成该公司在手机与平板计算机市场的野心。
Gartner副总裁杜拉内(Ken Dulaney)表示，英特尔(Intel)将采用突破技术支持Ivy Bridge 22纳米处理器，但它的设计将不足以进入移动市场。
关键字：
英特尔
3D芯片
3d芯片介绍
世界上第一款3D芯片工艺已经准备获取牌照，该工艺来自于无晶圆半导体设计公司BeSang公司。BeSang公司制作的用于演示的芯片在其控制逻辑上使用了1.28亿个垂直晶体管用作内存位单元。该芯片的设计在国家Nanofab中心(韩国大田)和斯坦福Nanofab(美国加州)进行。BeSang公司称，该工艺由25个专利所保护，将允许Flash、DRAM以及SRAM放置在逻辑电路、微处理器以及片上系统上 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473