- PLL 锁定≠相位时序可信。本文解析交流同步系统为何必须依托实测、校验后的相位基准，不能仅依靠环路收敛判定有效性。依托交流同步架构的电能变换系统，高度依赖精准的相位时序。并网逆变器、电机驱动器、固态功率控制器等工频同步类设备，控制器需要快速判定一个核心问题：当前处于交流周期的哪一个相位位置。该相位结果直接决定电流注入策略、开关动作时刻、信号采样时机与保护逻辑触发。若相位基准准确，控制系统就拥有稳定的时序运行基础；即便相位基准存在偏差，控制器表面运行状态看似正常，所有控制决策却都建立在错误时序之上。二者存在
- 关键字：
PLL
锁相环
相位可信度
过零点检测
- 本文将介绍锁相环在通信系统中的几类核心应用，包括跟踪滤波、调频 / 调相信号生成、调频（FM）与调幅（AM）信号解调。锁相环（PLL）是一类功能极强的通用电路，应用覆盖通信、控制系统、信号处理、电力电子等领域。本文仅聚焦通信领域展开讲解，下面直接进入正题。一、跟踪滤波器锁相环可作为自适应跟踪滤波器，跟随输入信号变化。图 1 为锁相环基础结构。图 1 基础锁相环电路依托负反馈结构，锁相环能够跟踪输入信号的相位与频率。当信号相位变化平缓时，跟踪效果极佳；若相位变化过快，受环路有限带宽限制，锁相环将无法跟上变化
- 关键字：
跟踪滤波器
信号解调
锁相环
PLL
- 了解如何使用鉴相鉴频器（PFD）替代普通鉴相器，以扩展锁相环（PLL）的捕获范围。在学习锁相环（PLL）基础原理时，我们通常从鉴相器如何引导环路实现锁定开始讲起。但在实际应用中，许多锁相环电路选用鉴相鉴频器（PFD）而非普通鉴相器。PFD 是一种常用的时序电路，能够同时检测两个输入信号之间的相位差与频率差。正如本文将要介绍的，它比仅检测相位差的电路拥有更宽的捕获范围。鉴相器的捕获范围受限图 1 为基本锁相环结构。图 1 采用鉴相器的基本锁相环结构检测输入（参考）信号与压控振荡器（VCO）输出之间的相位差，
- 关键字：
鉴相鉴频器
PFD
锁相环
PLL
- 总体设计思路与框图架构设计初期，首先完成了系统（接收机）与子系统（第一本地振荡器）的全面分析，核心优先级聚焦低相位噪声指标。随后通过方案权衡，确定了合成器的总体技术路径（直接式 MMD 或间接式 PLL）及所需的环路数量，最终选择间接式 PLL 方案，核心考量如下：直接式 MMD 方案：相位噪声更低、切换速度更快，但杂散抑制难度大，且尺寸、重量、功耗（SWaP）、成本与复杂度均较高；间接式 PLL 方案：相位噪声与切换速度略逊于直接式，但杂散问题更易控制，且具备 SWaP 更优、成本更低、结构更简单的显著
- 关键字：
锁相环
设计
202512
- 随着 5G 向 6G 演进、卫星通信与毫米波技术普及，现代无线通信系统正朝着更高频率、更宽带宽、更复杂调制的方向飞速发展。无论是商业领域的地面无线网络，还是军事场景的战术视距无线电，都对核心频率源 —— 本地振荡器（LO）提出了严苛要求：不仅要突破高频甚至太赫兹频段限制，更需具备超低相位噪声、低杂散与快速调谐能力。在当前技术路径中，直接式（混频 - 倍频 - 分频，MMD）合成器虽能满足高性能需求，但存在尺寸、重量、功耗（SWaP）过大及成本高昂、结构复杂等痛点。而间接式（锁相环，PLL）合成器虽具备轻量
- 关键字：
锁相环
高带宽
低噪声
- PLL解调器很受欢迎，易于实现，与许多其他FM解调器电路相比，具有优异的噪声性能。在本文中了解它们是如何操作的。锁相环（PLL）是一种负反馈系统，广泛应用于现代通信系统中，用于载波和符号同步、频率合成，并作为众多数字解调器的核心组件。在本文中，我们将重点介绍用于FM解调的PLL。通过反馈解调器改善噪声在我们讨论PLL解调器之前，我们将考虑另外两个电路，以便我们有一个比较的基础。图1（a）显示了其中的第一个，一个使用RL电路作为鉴频器的简单FM解调器。如图1（b）所示，RL电路在载波频率（fc）附近表现出几
- 关键字：
锁相环，调频解调
- 一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司近日宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL） IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。PLL电路一般用于产生输出频率，输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值，实现更精确的输出频率控制，从而提供更高精度和准确度的输出频率。SSC发生器是在一定频率范围内调制时钟信号
- 关键字：
灿芯半导体
小数分频
锁相环
IP
- 以下方案ARROW均有代理，被广泛应用于多载波全球移动通信系统 (MC-GSM)、5G和毫米波无线基础设施 、 微波回程连线 、测试和测量设备、高速数据转换器计时、卫星通信等领域的频率合成、时钟产生和相位管理。同时ARROW可提供配套的底噪声、高可靠性电源方案, 以及配套的高Q值感阻容器件，主要品牌有TI、ADI、NXP、ON、ST等。电路实解1. 鉴相器鉴相器是锁相环路的关键部件。在频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉冲取样保持相位比较器两种。1) 正弦波相位检波器这种鉴相器实际上是一个
- 关键字：
锁相环
- 永磁同步电机无传感器控制方法由于具有降低成本、减小系统体积和提高可靠性等优势，广泛应用于军工和民用等各个领域。本文介绍了用于零和低速下的永磁同步电机无传感器控制技术。针对传统的脉振高频信号注入法转子初始位置估计不准确的问题，提出一种基于磁极饱和凸机性的方法来正确判断磁极极性。并通过数学算法将滤波环节进行简化，减少低通滤波器的使用。通过仿真分析，验证了所设计的脉振高频电压注入法在零和低速段的可行性。
- 关键字：
永磁同步电机
无传感器控制
高频信号注入法
锁相环
202109
PMSM
- 凤志民，杭孟荀（奇瑞新能源汽车股份有限公司，安徽 芜湖 241002） 摘 要：为削弱传统滑膜观测器（Sliding Mode Observer, SMO）中由于控制函数的不连续性而引起的系统抖振，设计一种基于双曲正切函数tanh的改进型SMO，采用截止频率可变的策略对转子位置角进行相位补偿并且结合锁相环估计转子位置，在同步旋转d - p 轴坐标系下建立和分析了改进型SMO，利用MATLAB/Simulink工具搭建改进SMO的仿真模型。仿真实验结果表明：改进型SMO能有效削弱系统抖振，提高了转子估
- 关键字：
202007
永磁同步电机
滑模观测器
tanh函数
锁相环
PMSM
- 本文基于TSMC 65 nm工艺设计出了一个高频宽带PLL，其中VCO模块采用双VCO架构、鉴频鉴相模块采用三态鉴频鉴相器与电荷泵架构、环路滤波器采用二阶低通无源滤波器、分频器模块采用整数N型架构。整个锁相环输出信号分辨率为100 MHz，工作范围覆盖26 GHz -41 GHz，且在28 GHz相位噪声为 -124.2 dBc/Hz@10 MHz。
- 关键字：
锁相环
宽带
高频
201902
- 顾名思义，锁相环(PLL)使用鉴相器比较反馈信号与参考信号， 将两个信号的相位锁定在一起。虽然这种特性有许多用武之地，但是 PLL
如今最常用于频率合成，通常充当上变频器/下变 频器中的本振(LO)，或者充当高速 ADC 或 DAC 的时钟。 或许，我们很少注意这些电路中的相位行为。但随着对效率、带宽和性能的需求日益增长，RF
工程师必须推出新技术来提高频谱和功率效率。信号相位的重复性、可预测性和可调性在现代通信和仪器仪表应用中均起到日益重要的作用。 一切都是相对的 关于相位测量，如果不
- 关键字：
锁相环
相位检测
- 随着移动通信的高速发展，矢量信号发生器和分析仪的需求越来越大，高性能宽带本振的高造价成为制约两种仪器成本的主要因素之一。利用压控振荡器(VCO)实现高性能宽带本振设计，可以在降低模块尺寸、降低模块成本的前提下，实现高相噪、小型化的高性能本振。
- 关键字：
频率合成器
锁相环
宽带
小型化
201807
- PLL和DLL：都是锁相环，区别在哪里？-一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来真是两个不一样的家伙。
- 关键字：
锁相环
DLL
PLL
- PLL锁相环的特性、应用与其基本工作过程-PLL（Phase Locked Loop），也称为锁相环路（PLL）或锁相环，它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。
- 关键字：
pll
锁相环
- PLL锁相环的基本结构及工作原理-PLL（Phase Locked Loop）： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。
- 关键字：
pll
锁相环
- 介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。
- 关键字：
时间数字转换
锁相环
FPGA
- FPGA的开发工具软件，如Quartus II、ISE等，一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的，所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。
- 关键字：
FPGA系统设计
存储器
IP模块
锁相环
高速串行收发器
- 时钟是广泛用于计算机、通讯、消费电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大，可能出现：并行总线中数据信号的建立和保持时间余量不够、串行
- 关键字：
晶体振荡器
锁相环
时钟
- 本作品FPGA和430为核心部件，通过控制本振频率，从而选定不同的电台信号，经过混频产生10.7M频率信号，再经过FPGA解调，功放放大还原成声音。在设计中，我们尽量采用低功耗器件，力求硬件电路的经济性和精简性，充分发挥软件控制灵活方便的特点，来满足设计要求。
- 关键字：
SDR
430单片机
FPGA
VCO
锁相环
- 0 引言 准确获取电网基波及谐波电压的相位角，在变频器、有源滤波器等电力电子装置中具有重要的意义，通常需要采用锁相环得以实现。传统锁相环电路一般由鉴相器、环路滤波器、压控振荡器及分频器组成，其工作原理是通过鉴相器将电网电压和控制系统内部同步信号的相位差转变成电压信号，经环路滤波器滤波后控制压控振荡器，从而改变系统内部同步信号的频率和相位，使之与电网电压一致。传统锁相环存在硬件电路复杂、易受环境干扰及锁相精度不高等问题，随着大规模集成电路及数字信号处理器的发展，通过采用高速DSP
- 关键字：
DSP
锁相环
- 模拟锁相环电路锁定检测问题解答 1.PLL锁定有那些检测方法，它们特点是什么? 一种是最为简单的数字检测，它利用输入参考的分频信号与VCO反馈的分频信号，在PFD里鉴相的结果，通过连续结果时钟周期检测到鉴相的脉宽小于某值，作为锁定的有效判决规则。这种检测方式，判决方式简单，判断的结果只有锁定和非锁定两种情况。 另一种方式是模拟锁定检测，也称为N沟道漏级开路检测，它的实现原则是通过对于PFD输出的超前和滞后脉冲做XOR操作，直接将得出的结果输出。由于XOR的结果有是一串高低的脉冲，所以需要外部电路
- 关键字：
锁相环
PLL
- 摘要：相位锁定检测电路是锁相环环路的关键电路，其性能的优劣直接影响了整个系统的工作。本文描述了相位锁定检测电路的工作原理，根据项目实际提出一种相位锁定检测方案，按照全定制设计流程采用SMIC0.18mu;m CMO
- 关键字：
相位锁定检测
CMOS电路
锁相环
收发器
- 摘要：针对微机保护中采用传统的采样方法，采样频率难以自动跟踪被测量的频率变化而发生变化，必然会导致FFT运算产生误差。本文采用锁相环同步采样技术实现对微机保护装置中交流电压、电流信号的频率和相位进行锁定，
- 关键字：
同步采样
锁相环
AD7656
微机保护
- 十几年前，频率控制行业推出了基于锁相环(PLL)的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了
- 关键字：
锁相环
PLL
振荡器
抖动
相位噪声
- 摘要：本设计采用Hittite公司生产的频率合成器芯片HMC703LP4E为核心，通过上位机经FPGA输入控制信息来产生雷达系统使用的步进频率信号。该频率源具有输出信号频带宽、变频时间短、信号稳定的特点，在雷达系统设计中已
- 关键字：
锁相环
HMC703LP4E 变频时间
步进频信号
- 为了成功设计一个鲁棒的系统，了解噪声源至关重要。就低压差(LDO)调节器而言或者说任何电路，噪声源都可以分为两大类：内部噪声和外部噪声。
噪声重要与否，取决于它对目标电路工作的影响程度。
例如，一个开关电源在3 MHz时具有显著的输出电压纹波，如果它为之供电的电路仅有几Hz的带宽，如温度传感器等，则该纹波可能不会产生任何影响。但是，如果该开关电源为RF锁相环(PLL)供电，结果可能大不相同。
为了成功设计一个鲁棒的系统，了解噪声源至关重要。就低压差(LDO)调节器而言或者说任何电路，
- 关键字：
LDO
锁相环
- 在尝试将锁相环(PLL)锁定时，你是否碰到过麻烦?草率的判断会延长调试过程，调试过程变得更加单调乏味。根据以下验证通行与建立锁定的程序，调试过程可以变得非常简单。
第1步：验证通信
第一步是验证PLL响应编程的能力。如果PLL没有锁定，无法读回，则尝试发送需要最小量硬件命令工作的软件命令。一种方法是通过软件(而非引脚)调节PLL的通电断电寻找引脚的可预测电流变化或偏置电压电平变化。许多PLL在其输入(OSCin)引脚的电平在通电时为Vcc/2，在断电时为0V。
如果PLL集成了压控振
- 关键字：
锁相环
PLL
锁相环介绍
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环的基本结构如图1，其中鉴相器用来鉴别输入信号ui与输出信号u0之间的相位差,并输出误差电压ud。ud中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器(VCO)的控制电压uC。uC作用于压控振荡器的结果是把它的输出振荡频率f0拉向环路输入信号频率fi,当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
