嵌入式PLD拓展低端应用
加入技术交流群
可编程逻辑器件内核
全球PLD(可编程逻辑器件)业界著名的厂商Altera和Xilinx公司，推出了第一批用于的处理器内核，引起了业界的关注。Altera 在解释原因时指出：目前业界设计人员一般都采用两种设计方法： 一种是在低档的批量市场采用板级系统设计方法，即买一些器件级的处理器和IP块，将其置放在PLD上，编上代码，即采用PLD增值；另一种就是SoC设计方法，选择一个ASIC供应商，利用其IP库，加上自己的硬件，经过很长的设计周期之后制造出最终的ASIC产品。
Altera和Xilinx公司别出心裁地推出了一种定位于以上两种设计方法之间的基于可编程处理器的解决方案。这种方案像板级解决方案一样能够加快上市时间，因为设计人员能从分销商那里买到现成的器件。另外，它也像SoC解决方案一样具有很高的集成能力，同时又能借助最先进的MPU内核。
PLD供应商仍在为高低端应用不断提供软、硬处理器内核。硬处理器内核将使系统级可编程芯片的处理能力达到200MIPS。新出现的嵌入式可编程模块设计成可修改的ASIC，以便适应各种不同的标准和制式竞争的市场需求。这些核的出现将为系统级可编程芯片在低端嵌入应用市场铺平道路，有望达到每年十几亿美元的市场规模。
Altera和Xilinx 公司这两家制造商虽然衡量密度的方法不同，但在高密度FPGA是否有市场需求这一问题上没有分歧。在网络应用的推动下，以Xilinx 为例，去年第4季度的销售收入约为375万美元，其中，高密度产品占120万美元。
PLD供应商热衷推出大型新器件的同时，系统级可编程芯片的处理器内核又提升到了议事日程上。在这一新兴市场，Altera和Xilinx 公司都推行“两条腿”走路的策略，考虑到低端市场的成本和上市时间，供应商通过提供内核，将重点放在尽量提高设计灵活性上。
优化32位可配置处理器
前不久，Xilinx宣布与ARC Cores 公司结成战略伙伴关系，以优化 Virtex 和Spartan-Ⅱ FPGA所使用的32位可配置处理器ARC。ARC 结构允许用户改变处理器的总线和指令，以及换用其它优化设计项目法。Xilinx认为：这一结构的可爱之处就是在同样的时钟速率下能干更多的活。不同于传统的硬RISC处理器，ARC处理器允许设计人员重新配置它的指令集以适应不同的应用。例如，一个OEM厂商用这种处理器为基于GSM的无线系统构建语音编码器，一般而言，要实现这种编码算法，固定指令集的处理器最少要有115MHz的时钟速率才能满足GSN标准。针对这一算法，通过特殊指令对ARC内核进行重新配置，设计人员在12MHz的时钟速率下就能达到同样的效果。ARC表示：他们所做的这些最基础的工作，就是为设计人员创造新的扩展应用。因此，无论用户采用何种C代码，只需点一下鼠标，就能创造硬件编程的指令，运行速度更快。
Altera公司的Nios所采用的方法与前者有所不同。采用MegaWizard平台，设计人员通过选择不同的存储器宽度，速度和外设类型，可以在处理器上配置存储器的外设。此外，设计人员可以在芯片增加常规的映射存储器外设，将可读/ 写的器件映射到处理器的寄存器文档中，或者直接将新的功能块添加到处理器的ALU中。但是指令集固定不变。客户可以配置Nios内核来解决一些性能和面积之间的矛盾。但是，如果客户为了扩展系统的威力而必须构建支撑它的硬件外设，工具仍可保持连续性并且贴近板级系统。
嵌入式PLD瞄准低端市场
作为一个现成的结构，ARC则已经具有范围广泛的支持功能和RTOS支持。Xilinx公司与ARC联盟的好处之一就是作为处理器内核供应商，它能确保整套工具的正常工作。这两家供应商都声称自己能为加速客户基于处理器可编程设计提供服务。Altera针对其新型处理器和开发工具在全球范围内提供免费服务。Xilinx设立了一个经过ARC认证的设计中心网络，以帮助客户在Xilinx的器件上设计基于ARC的内核。ARC和Xilinx授权设计中心提供优化的网表，以实现ARC处理器的预配置。
为了支持更高性能的设计，Xilinx和Altera 公司已经与领先的处理器内核供应商达成新的交易。Altera从ARC和MIPS公司获得了RISC处理器内核的使用许可证，与ARM的交易涉及ARM9 Thumb内核，与MIPS的交易涉及MIPS32 4K处理器。如果客户需要大于50MIPS的性能，有两个高达200MIPS的许可内核供他们选择。Altera公司还与Motorola公司半导体产品部谈判有关PowerPC内核的许可证问题。
Xilinx还与IBM公司达成了协议，将PowerPC内核嵌入到Xilinx的Virtex-II FPGA中。该协议包括IBM的CoreConnect总线结构，这是一种SoC设计中能够实现IP通信的片上总线结构。作为协议的一部分，Xilinx公司可以采用IBM公司先进的0.13mm工艺设计基于PowerPC的产品。Dataquest公司的分析人员表示，在过去两年中，采用PowerPC 的嵌入应用增加了80%，特别是路由器，交换机和蜂窝基站应用。
PLD供应商想用高性能的方案从现在的ASIC市场争取到更多的客户，这种解决方案既具有ARM或MIPS内核的高性能，又能够在不需要ASIC的情况下就能达到很高的集成度。
可编程功能嵌入ASIC
虽然设计灵活性有可能在嵌入应用中变得日趋重要，但是基于处理器的可编程芯片的解决方案并不是唯一的选择。ASIC厂商已经开始探索在标准逻辑单元中增加可编程逻辑块。LSI Logic公司宣布了第一个具有嵌入可编程逻辑能力的G12处理器，它采用0.18μm制造工艺和Adaptive Silicon公司的特许技术。Agere已将Chip Express的激光编程门阵列集成到其ASIC产品线中。
针对OEM厂商所关心的SoC开发时间过长和成本过高问题，Actel是第一家解决这一市场问题的FPGA供应商。该公司计划于今年底推出它的第一个嵌入式产品。
Actel公司也计划提供这项技术以及相关的产品、设计工具和方法，并且和主要的ASIC制造厂商建立合作伙伴关系，推出一系列嵌入式FPGA的解决方案。Actel公司新嵌入式FPGA部门经理Tanurhan：认为仅仅提供一个平台还不够，还要附带一些应用。此外，Actel还创建了一个新的组织，其任务就是为嵌入应用获得关键技术和组成战略联盟。Tanurhan指出：“在0.1mm制造工艺中，每一个掩膜费大约为100万~115万美元。另外一个解决方案就是通过可重配置使产品面向更广泛的应用。这种解决方案在电信市场找到了用武之地，因为电信市场一向以标准变化频繁而著称。从必须支持多种格式的打印机到支持各种标准的无线接口，这种可配置性都能找到用武之地。同时，集成可配置能力也能帮助SoC设计人员应付上市时间的压力。因为可配置产品像面板一样可以更改和调试其设计，采用软件实现其功能。
作为其嵌入式业务关键的一部分，Actel收购了ProSys技术公司。这家公司已经开发出多种商用FPGA IP内核。与市面上的标准产品相比，它们的密度相当大，是为专门嵌入应用而开发的。Actel将会利用公司基于FPGA内核的重配置SRAM技术，开发密度在5000~35000门之间的类似ASIC的逻辑块。工具支持是这一市场的主要障碍。而在Actel收购ProSys时，它有支持ProSys器件的一套软件工具，并遵从与ASIC 类似的设计方法及将内核集成到标准单元中的设计流程。
Actel的另一个关键策略是决定购买Gatefield的股份。后者开发类似ASIC 的基于FPGA的Flash(快闪)技术，两家公司一直保持长期的关系。
Gatefield的ProASIC产品具有新颖的可重复编程性能以及高效率的微细颗粒结构，其门数和成本均优于传统基于SRAM的FPGA。InSearch研究公司估计，超过半数的嵌入FPGA市场将最终使用Flash技术。Actel已经开始这方面的工作，将Flash核嵌入到下一代CMOS工艺中。
软件支持CPLD开发
Cypress 半导体公司宣布其新推出的通用Warp 软件设计工具实现了功能扩展，已经具备对其最近发布的可编程串行接口(PSI)系列通信器件的支持功能。Warp6.1 对Unix 平台的支持功能也得到了扩展，能够在Sun公司的Solaris8 操作系统上支持对Cypress Delta 39K复杂可编程逻辑器件 (CPLD)的开发。
Warp6.1目前已经能够支持Cypress的全系列PLD，即从简单PLD到高密度的Delta39K 系列。通过对PSI系列的支持，Warp 6.1 为集成的SERDES (并串行转换器-串并行转换器)和PLD解决方案提供了一个全面的设计、开发、综合以及仿真环境。Warp软件为设计人员提供了一种无缝可编程接口，使其能通过VHDL或Verilog 块、文本或图形状态机简便地将定制IP与SERDES集成在一起。■
评论