在FPGA中集成高速串行收发器面临的挑战

Altera公司对PCI Express，串行Rapid I/O和SerialLite等串行标准和协议的认可，将促进具有时钟和数据恢复（CDR）功能的高速串行收发器的应用。这些曾在4或8位ASSP中使用的收发器现在可以集成在高端FPGA中。带有嵌入式收发器的FPGA占据更小的电路板空间，具有更高的灵活性和无需接口处理的两芯片方案等优势，因此，采用这种FPGA对电路板设计者是很具有吸引力的选择。
在FPGA中集成收发器使得接口电路处理工作由电路板设计者转向芯片设计者。本文阐述在一个FPGA中集成16