延长ADC使用寿命的节能技术

增加动态范围，减少增益级

考虑是采用SAR ADC还是采用ΔΣ ADC时，查看一下整个信号链的功耗很有用。信号链可能包含一个可编程增益放大器(PGA)。许多SAR ADC会放大或者衰减输入信号，以确保信号占据ADC最大输入范围的相当大部分。该幅度可以采用内部PGA或者通过指定使用外部PGA进行调整。

例如，测量由惠斯登电桥传感器提供电源的20mV信号的设计可能会在电桥与ADC之间包含一个100的增益级。(ADC通常提供0至3V或者0至5V的输入范围。)假定一个采用3.0V电压参考偏置的12位ADC，其最低有效位(LSB)为0.73mV。无增益时，ADC在20mV信号中(20mV/0.73mV)只能得到27位LSB。增加一个100V/V的增益级后，ADC可以在相同的信号中得到2740位LSB。

高分辨率、高性能ΔΣ ADC的成本已经下降到足以使其成为SAR ADC加PGA的价格合理的替代方案。采用具有低噪声和最终的高有效分辨率的ΔΣ ADC时，可以一并去除PGA及其功耗。

许多ΔΣ ADC与传感器直接连接，同时提供与SAR ADC加PGA方案相同的输入信号粒度(分辨率)。ΔΣ ADC的低噪声电平(1V以下)可以实现这种性能。由ADC的输入范围和内部噪声电平确定的有效分辨率在基本上为直流的条件下捕获ADC噪声，这样量化噪声就不会构成问题：

有效分辨率 = log2 (电压输入范围/电压噪声)
= log2 (20 mV/210 nV)

= 16.5位

采用同样的20mV电桥信号和上述ADC(噪声电平为210nVRMS)时，可能实现16.5位的有效分辨率。计算出有效分辨率之后，设计人员可以从中推断出最终的无噪声分辨率(有效分辨率：2.7位)和最终的无噪声计数。无噪声计数定义为在没有噪声干扰的情况下ADC可实现的读数个数。例如，具有12.0位无噪声分辨率的ADC(理想的12位ADC)可以提供4096个无噪声计数。上个示例中的无噪声计数为：

无噪声计数(LSBs) = 2NFR

= 2(16.5 – 2.7)

= 213.8

= 14,263 LSBs

因此，与较低分辨率的SAR ADC加PGA方案对比时，具有低噪声的ΔΣ ADC可以提供更高的有效分辨率、更高的无噪声分辨率和更多的无噪声计数。表2对理想的12位ADC加PGA与低噪声ΔΣ ADC的规格进行了对比。ΔΣ ADC不仅可以实现更多的无噪声计数和更高的分辨率，还可以实现较低的功率预算。主要折衷因素一般是ΔΣ ADC的最高采样率比较低。

总而言之，对低功耗的需求已经催生出诸多降低总系统功耗的新技术：不同的ADC架构、突发模式处理、SAR ADC以较低采样率工作以及降低电源电压。虽然这些技术同时也引入了各种折衷因素，但是它们可以提供更长的电池使用寿命，或者可能允许使用更高性能的ADC，同时能够满足4至20mA电流回路的功率预算。