CPLD在线缆快速测试技术中的应用

　　3.CPLD 的设计

　　整个测试系统采用两块CPLD（EPM7128），一块作为信号源（CPLD 1#），另一块作为信号采集（CPLD ２#）。CPLD 1#的主要工作是接收单片机发来的‘Start’和‘CP’命令，并以‘CP’为触发信号将‘１’进行移位且并行输出（位数与被测线数相等）。其内部模块连接图如图2 所示[6-7]。

　　Fig. 2 The connection of internal module in CPLD1# chip

　　CPLD２# 的主要工作是将由CPLD １# 输出的信号经过被测线缆进行采集，且将并行位数转换成串行数据传给单片机进行处理，其内部模块连接图如图3 所示，其中包括SST_AND 和CPLD_MCU 两个模块[6-7]。SST_AND 与门电路的主要作用是：只有CPLD 2# 在工作时单片机才能向CPLD 1# 中输出数据，这样保证数据的可靠性和正确性；CPLD_MCU 模块的作用是完成输入数据的并/串转换，将转换好的数据通过SPI 接口传送给单片机。值得注意的是，实际应用时还应在CPLD2#的I/O 口上增加下拉电阻，以避免采集信号时出错。

点击看原图

　　Fig. 3 The connection of internal module in CPLD2# chip

　　4.仿真实验

　　为验证设计的接口电路是否能够实现系统要求，本文对两块CPLD 进行了仿真实验。CPLD1#的仿真波形如图4 所示。

　　图4 CPLD1# 仿真波形

　　Fig. 4 The emulation wave of CPLD1#

　　由图4 可知，当CPLD1#接收到‘Start’命令后，在‘CP’触发信号的作用下，Sign_out 端口依次输出（00001000）B、（00010000）B、（00100000）B 等信号，实现了将‘１’进行移位且并行输出。

　　SST_AND 模块的仿真波形如图5 所示，CPLD_MCU 的仿真波形如图6 所示。

　　Fig. 5 Theemulation wave of SST_AND module

　　Fig. 6 The emulation wave of CPLD_MCU modul

　　在图5 中，SS 端的信号来自单片机，当SS 端的信号与CPLD1#的CP_out 端信号皆为高电平时，CPLD2#才可开始采集信号。由图6 可知，由CPLD1#输出的8 位并行数据（10101101）B 经Sign_in 端口进入CPLD2# 的 CPLD_MCU 模块进行转换，MISO 端输出为串行数据。

　　通过图 4-图6 的仿真结果可知，设计的CPLD 接口电路能够实现多条线缆的同时测量。本文设计的CPLD 接口电路最多能同时测量64 条线缆的连通性能（受CPLD芯片I/O 引脚数量的限制），若要同时测试更多线缆，只需更换CPLD 芯片即可。

　　5.总结

　　本文作者创新点：利用CPLD 器件I/O 接口多的优点，创新地将CPLD 引入到线缆测试技术中，实现了多条线缆连通性的同时测量。仿真实验证明设计思路正确，方案可行，为高效、准确地实现电气柜线缆组的测试提供了新的、有效的途径。