低压CMOS满幅度恒定增益运算放大器设计

1 引言

随着便携式消费电子需求的日益增长，低压、低功耗设计已经成为集成电路设计的研究热点之一。趋势表明[1]，电压的降低给模拟电路设计带来很大挑战。就低压运放设计而言，一般传统采用互补差分对输入级以实现满幅度输入范围，然而，当电源电压低于vt.nmos+|vt.pmos|+vds，pmos-|vds，pmos|时，差分对会出现截止区，导致最小电源电压要高于2个阈值电压与2个过饱和电压之和。0.35μm工艺下vt，nmos的典型值为0.52v，vt，pmos的典型值为-0.75v，则传统结构的最小工作电压只能在1.4v左右。为了避免采用复杂工艺实现电源电压低于1v的运算放大器而增加产品成本。见文献[2-4]的电路结构采用共模电平偏移的电路结构，箝位共模电平，在标准cmos工艺下简单地实现了低电压运算放大器。

已有文献[2]采用pmos差分对来实现电源电压为1v的运算放大器，但由于vt，pmos的典型值为-0.75v，使得前置反馈电路的工作电平范围为1-0.15v，几乎涵盖整个共模电平范围，运算放大器的稳定性降低，另外，该结构下的折叠式共源共栅结构也会受体效应的影响，影响增益的恒定性。本文采用nmos差分对结构，还对前置反馈电平偏移电路进行相应的改进，使电源电压降为0.9v的同时，提高了增益的恒定性。

2 设计的基本思路

基于前置反馈的电平偏移电路的设计如图1，vi+，vi-的共模电平vi，cm低于vref时，通过反馈电路控制电流源获得适当的电流i，vin+，vin-的共模电平vin，cm提升到vref，同时电阻传递完整的差模信号，再由vin+，vin-连接nmos差分对来实现整体电路，如图1所示。

3 运算放大器的具体实现

反馈电路的实现如图2所示，其反馈过程如下：vi+，vi-的共模电平vi，cm降低时，vin+，vin-的共模电vin，cm降低，此时idm1减小，idm11增大，vx点的电位升高，idm8增大，电阻的端电压增大，vin，cm升高。若vref过高，由于ib的大小和电流镜工作电压的限制，vin，cm不会上升到vtel的电平。为了m5与m6，m7的漏源电压近似相等，引入m12增强电流镜的匹配。

下面对反馈环路的稳定性进行分析，运放a的开环增益为：

av2=gmt9（rot9//rot10） （7）

其中，gmt1，gmt6，gmt9分别为mt1，mt6，mt9的跨导，rot4，rot6，rot9，rot10分别为对应mos管的输出电阻。