下一代PCI底板的独特电源管理要求

速度要求

我们之所以需要速度更快的总线，原因有很多：更快的处理器、更快及容量更大的磁盘驱动器以及由这些驱动器所组成的磁盘阵列、更快的显示适配器、更快的以太网与光纤数据通信以及更快的存储器阵列等。

现代ic处理可产生比以往任何时候都要快的逻辑，但更快的逻辑还不足以形成更快的总线。总线架构师必须处理总线电容，由不同走线长度所导致的信号偏移，不可预测的总线负载以及系统总容差等。此外，总线速度增加还会导致电压摆幅减小，所有这一切都与总线收发器电源（称为i/o电源或vio）密切相关。要想从现代总线上获得最佳性能，就必须仔细设计这种电源。

pci总线的最大长处是允许向后兼容。pci特别兴趣组 (sig) 提出以下建议，即：允许新板与旧板共用同一插槽。传统pci板与pci-x 1.0（亦称为模式-1）板要求使用3.3v vio，而pci-x 2.0 266mhz 及 533mhz（亦称为模式-2）板则要求使用1.5v vio。如果将3.3v运用于模式-2板，则该板肯定会损坏。而如果将1.5v运用于传统pci或模式-1板，则该板将没有足够的驱动以在总线上产生逻辑“1”信号。

最初的pci标准允许5v及3.3v卡通过在卡边缘连接器上使用特殊切断与按键来共处。但切断与按键解决方案不能提供向后兼容性。相反，pci-x 2.0则采用从现代高性能微处理器上假借来的技术，即：逻辑可选电压。

pci系统通过用系统板上的a/d转换器测量适配卡连接器pcixcap的pci-x终端上的电压来决定适配卡的速度，传统pci卡将pcixcap接地，因此这样可以通知插槽控制器将总线速度限制在33mhz上。pci-x 66mhz卡在pcixcap上有一个10k 的下拉电阻，使pci-x在66mhz速度上工作。pci-x 133mhz卡使pcixcap处于浮动状态，故可在133mhz速度上工作。

该技术的另一优势是可通过一条共用pcixcap线上的电压来对整个总线进行编程。如果插入到总线上的任何卡使pcixcap接地，则整个总线速度将降至33mhz。如果pcixcap浮动为高，则所有插入的卡均必须为pci-x 133mhz卡，从而能在133mhz速度上工作。如果其中一或两个卡使用10k 电阻下拉pcixcap，则pcixcap上的电压将低于其浮动时的电压，但仍会高于接地时的电压，此时总线会在pci-x 66mhz上工作。

pci-x 2.0通过定义两个新的下拉电阻而扩展了这种技术：3.16k 电阻用于支持pci-x 266mhz，1.02k 电阻用于支持pci-x 533mhz，总共可支持5种不同工作速度。根据来自pcixcap a/d转换器的信息，系统可确定总线速度和vio。

实现266mhz 64位插槽还有其他一些挑战。桥技术具有足够快的速度，因此一个桥最多可支持6个32位66mhz pci插槽。对于64位133mhz pci-x 1.0总线而言，一个桥只能处理两个插槽。在266mhz和更高速度情况下，桥和插槽之间的高数据速率要求在桥和插槽之间有一个单独和直接的连接。

pci vio 规范

在i/o电源电压为3.3v或5v且数据速率较低的情况下，即使电源电压有一些变化，低输出电压和高输出电压也足以满足ttl电平指标。但当将vio设置为1.5v，并将数据速率增加到266mhz或更高速率时，信号摆幅将会减少且设置时间变得更为关键。

用于vio的不同电源电压的pci规范如表1。

对于pci-x模式1工作，插槽与桥之间的3.3v vio匹配要求为 100mv，这意味着桥芯片vio上的电压必须处于该插槽的vio的100mv范围以内。这将允许检流电阻、单独的电源开关fet与走线上压降有足够大的容差。但对于1.5v工作，插槽与桥之间只允许有 15mv的偏差，因此保持插槽vio和桥vio之间紧密匹配的唯一可行策略是，插槽与桥采用相同的馈电并使用一根短而粗的导线来连接这两个点。

这样做会带来许多新的要求。桥芯片必须允许接通或切断vio，且允许vio在3.3v与1.5v之间切换。当提供插槽负载（可达1.5a）及桥芯片负载（根据桥芯片，最大可超过1.5a）时，电源选择开关上的压降必须小于 75mv。

vio实现

一些系统拥有可为模式-2桥和pci-x插槽提供vio的1.5v的电源面。在这些系统中，如果遵循以下几个特别注意事项，则可采用“开关连接”：

（1）通过一根宽而短的走线将vio连线到桥；

（2）为1.5v电源面规定一个稍高些的电压；

（3）采用极低导通电阻电源fet和检流器件；

（4）在“分块串行连接”中使用两个开关fet将1.5v电源面连接到桥和插槽，使得当关断fet时，无论插槽电压为0v还是3.3v，都没有电流可通过fet的体二极管从插槽流至1.5v电源面。

“开关连接”的一种实用替代方法是由1.8v电源来为模式-2插槽和桥vio供电，并使用一个低压降线性调整器将1.8v降低为恰好1.5v。在此可选方法中，可使用成本更低的fet，并且走线更加宽松。这可用一个低压差调整器 (ldo) ic（如uc382-1）或用图1所示的tps2342热插拔电源控制器来实现。这里，功率fet起到多种作用：电源选择器、调整器，并且还可以为热插拔断开插槽电源。

图1是一种基于tps2342 pci-x 2.0热插拔控制器、采用1.8v和3.3v电源的实用vio选择系统。q2和q3由一个放大器驱动，并且当总线以模式2工作时将+1.8v电源下调至1.5v。

从插槽vio到集成电路15vis终端的连接非常重要，且具有电流检测和电压调整检测双重功能，因此必须对此连接仔细地布线。

如果不能容易地得到电压电源，则可以用一个可编程开关调整器（如pth05000 vrm，它接受+12v输入电压并输出3.3v或1.5v）或用一个开关调整器ic（如tps54310 swift“带集成fet的转换开关”）来提供vio。

热插拔

pci和pci-x可以在所有平台、笔记本电脑、台式机、服务器及工业系统上使用。笔记本电脑和台式计算机利用pci作为内部数据总线，但须靠usb、firewire、pcmcia、cardbus及expresscard连接至外部设备上。每种总线都拥有其各自用于电源管理和设备重连接或“热切换”的协议。
也可以将pci及pci-x配置成无需关闭系统即可撤除设备，即所谓的“热插拔”。热插拔对于确保服务器等高可用性系统在不中断系统工作的前提下完成服务至关重要。pci热插拔的完全实现还包括系统驱动程序及相关硬件。

pci热插拔插槽使用与传统pci插槽一样的连接器，并且还包括一个板互锁开关、一个板服务请求按键标准的板状态指示灯。一个称为标准热插拔控制器 (shpc) 的芯片负责管理和控制电路板。shpc监视插槽开关、控制插槽电源通/断、启用或禁用总线切换、将数据从断电的插槽传输出去，以及管理插槽指示灯状态。一个称为热插拔电源控制器 (hppc) 的电源管理ic负责插槽电源的切换。

hppc可包含各种电源和模拟功能，如消除和缓冲插槽切换的抖动，确定插入板的类型，为插槽选择合适的vio，将+12v、+5v、+3.3v、vaux和 12v电源切换给插槽，驱动插槽总线开关以及驱动插槽指示灯等。hppc还为每个插槽电源提供电流限制，因此可避免有缺陷的插板使底板电源过载或下降。

利用tps2363热插拔电源控制器，还可将pci-express配置成热插拔。tps2363 hppc能给两个插槽切换vaux、+3.3v和+12v主电源，监视两个插槽的互锁状况与两个插槽的服务请求开关，并当有任何电源轨过载时通过立即断开插槽来保持电源的完整性。

实用问题

现代逻辑电路的开关时间可小于500ps，并从电源轨上拽取很高的浪涌电流。实用限流电路必须能在需要时提供高电流浪涌，并当插槽电流持续处于危险电平时快速切断插槽。否则，插槽浪涌将可能引起底板电压跌落而干扰底板上其他器件（设备）的正常工作。

检流元件及走线的布局也非常关键。图2给出了一种将检流电阻与hppm连接的较好实用方法。

图2是用“开尔文”连接将检流电阻与检流电路相连，这样电路板走线中的高电流不至于引起不希望的额外压降。本示意图显示两种较好的“开尔文”连接。检流电路板走线必须平行、间隔很近且长度相等，以抑制来自相邻高电流走线的磁耦合。检流电阻必须选择为具有低串联电感，以避免出现虚假电流故障。应避免使用含有钴、镍或铁元素的电阻。

此外，可以在ic上提供一个从3vs到3vis的陶瓷电容。如果出现虚假限流故障，则可插入该元件，作为一种用于降噪的附加措施。
对于密度最高的电路板布局，可选择采用（可置于pci连接器之间的）高密度内联电源封装的ic 。例如，tps2343即采用80引脚tvsop封装，其引脚顶端处的宽度小于8.5mm。

未来发展趋势

在使用传统并行总线的同时，串行总线开始在现代系统中出现。在可预见的将来，这两类总线将共存。串行总线由于不受数据路径偏斜的限制，故使走线与连接器设计更加灵活。此外，串行总线所需的连接器引脚数更少，因此能更加紧凑。但电源走线与电源完整性对串行总线来说仍很关键。

在半导体技术将更多功能集成到更廉价ic中的同时，连接器与其他机械组件却变得相对昂贵。今天，行业正处于串行与并行总线的十字路口。pci-express的成本目前已能与pci-x的成本相比拟，且很快还会下降。但直至今日，低成本、向后兼容性以及易实现性等优点，都意味着pci、pci-x 1.0及pci-x 2.0仍将伴随我们一段相当长的时间。