ADC的ABC
加入技术交流群
现实应用需要真实世界的连接。通常，这意味着模拟信号在系统中被数字化，以便微处理器、ASIC或FPGA收集数据并做出决策。如果你是数据转换器概念的新手，或者距离上次模拟课程已经很久了，数据手册、设计规范和考虑可能会显得陌生甚至令人困惑。那么，这些缩写到底意味着什么？你为什么要关心无杂乱动态范围（SFDR）或抗锯齿呢？
主要选拔标准
总体而言，大多数设计师在选择模数转换器（ADC）时似乎关注几个主要标准。在设计下一代便携式低功耗数据采集系统时，功耗等规格可能非常重要。但在大多数情况下，工程师开始考虑零件的基础是：
次要选择标准通常包括功耗因素（有源模式和睡眠模式）以及参考电压积分。它们通常还包含系统友好型功能，如数字数据集成FIFO、集成可编程增益放大器（PGA）或连接到串行总线的通用I/O。
数字接口选择
ADC的数字部分通常是主要的标准。这是因为数字系统的实现可能受限于某些接口类型的可用性以及所需的数据传输速率。
例如，当你用你10年的遗留代码将ADC接口连接到你最喜欢的微控制器时，ADC上可能只有一个I-2C接口。对于高速或高分辨率的ADC，对于数字滤波等在FPGA内部运行的应用，并行接口可能是快速传输大量数据的最便捷方式。
三种主要接口类型——两线或I-2C、三线或 SPI 以及并联——在精密 ADC 上各有优缺点。高速ADC（大于10 Msamples/s）还可能提供低电压差分信号（LVDS）作为高速串行连接FPGA的接口。
两线或I-2C 接口引脚数低，因此封装体积较小。换句话说，数据传输只使用两个引脚。这使得在非常小的封装中实现了最大的通道数量。例如，八针封装提供两个接口引脚、两个引脚供电和四个引脚供模拟输入。例如，Maxim的MAX11613四通道12位ADC采用micro-max八针封装。
这些设备的小型机型使其非常适合消费级应用和系统功率监控应用。（I2C 也与电源管理 SMBus 协议非常相似。）此外，空间受限的应用中使用三轴加速度计和陀螺仪，如游戏控制器和推算死法系统，常因每单位面积通道数较多而使用基于 I2C 的 ADC。
然而，这些接口传输速度较慢，且难以隔离。I2C 接口上的数据引脚是一个双向开集电极引脚。因此，在需要（光学）隔离以实现噪声隔离或安全（如医疗应用）的系统中使用接口可能会变得困难。此外，基于 2C的系统可能很慢。他们的最大数据传输速率通常不会超过3.4 Mbits/s。
三线接口和SPI提供全双工高速总线，理论上支持100 Mbits/s。此外，如果多个ADC（或其他SPI设备）在单一总线上，你可以在一个隔离的SPI总线上串联8个32通道的8个MAX11040部件，用于电网应用。此外，SPI支持简便且经济的（光学）隔离。这种方法在FPGA中也相对容易实现。不过它需要的销针比 I2C 多。
并行接口提供高吞吐量和简单的逻辑控制接口，这对FPGA来说非常有利。不幸的是，它们还要求销量很高。
ADC 分辨率
那你需要多少位？这个简单的问题可能因固有的ADC误差、信号幅度、最低有效位（LSB）步长以及动态范围要求而变得复杂。例如，简单的系统电压和电流测量可能只需8位、10位或12位ADC。但在经典电阻桥式配置中测量传感器可能需要24位σ-delta ADC器件来检测非常大整体信号中的微小信号变化。
分辨率通常以dB（分贝）表示，用于近似ADC的整体信噪比（SNR），从而反映其能从传感器或系统噪声底中分离出的信号大小。
每个分辨率位约为6 dB。因此，理论上，12位ADC应有约72 dB的信噪比。实际上，许多因素限制了信噪比，而信噪比达到70 dB或更高的12位ADC被认为是不错的。
ADC供应商以两种常见形式引用该价值数据：有效比特数（ENOB）或信噪与失真（SINAD）。这两种形式是相关的。ENOB的一个定义是：
ENOB = （SINAD – 1.76）/6.02
其中所有值均以dB为单位。SINAD是去除直流项后，所需信号（基频）与所有失真和噪声产物之和的比值。另外：
SINAD = （均方根信号/均方根噪声）)
在一个完全线性（无失真）但噪声较大的情况下，SINAD和SNR是可互换的。我们来看一个简单的MAX1240例子，一个12位单通道ADC。数据手册给SINAD是70 dB的最坏情况，所以按照上述公式，我们得到ENOB为：
ENOBMAX1240 = （70 – 1.76） / 6.02 = 11.34 位
噪声源和谐波会严重影响你的ADC质量。很多系统和ADC内部都有影响。我们会在本文后面介绍一些常见的噪声源。
因此，在决定所需比特数之前，请考虑系统和ADC误差，如噪声和谐波，并确保即使考虑了误差，分辨率也足够。如果分辨率不够高，数据读取时会出现量化误差，系统精度会受到影响（见图1）。
1. 对于分辨率的每一步，任何落入1 LSB宽度的模拟输入输出都会产生相同的数字输出。这种不确定性就是ADC的量化误差。
转换速度要求
在确定ADC所需转速时，必须考虑多个因素。然而，它们都源自奈奎斯特理论。如果你错过了那场激动人心的讲座，这里有执行摘要。要重现信号的真实表现，必须定期采样，频率至少是你感兴趣的最高频率信号的两倍：
f采样 > 2 * k * f信号（最大值）
其中 k > 1 是过采样因子。
2×的数被称为奈奎斯特频率。图2展示了一个简单的例子。绿色线条表示正在测量的信号。第一种情况下，每个周期采样超过两个采样点时，信号的真实表示是实现的。在第二种情况下，欠采样会导致信号的虚假表示。大多数系统中的良好设计实践会导致信号被过度采样至少是最高目标频率的三到四倍。
2. 转换者必须采样数据至少是最大频率的两倍，才能真实表示采样信号（a）。采样少于周期的两倍时，信号表示错误（红线）（b）。
这里有一个简单的应用示例。在系统功率监控应用中，被数字化的信号通常是直流信号，除非在开机、断电和故障状态下。在故障情况下，可能需要1毫秒响应。例如每通道采样10 ksample/s，允许一个80 ks采样的八通道ADC监控四种电流和四个电压，并进行10倍超采样，以确保故障条件要求得到满足。
那么，如果信号输入频率（或部分输入频率）超过ADC的奈奎斯特频率，会发生什么？这并不好，会导致被观察信号的谐波频率产生噪声。这被称为混叠现象（见图3）。ENOB是信噪比和失真函数，因此如果信号中含有超过ADC奈奎斯特频率的成分，ENOB会受到影响。
3. 混叠在频域（a）中引起谐波失真，可以通过低通滤波器（b）消除。
为解决这个问题，通常会使用低通抗锯齿滤波器，在ADC数字化信号前过滤掉目标频率以外的信号。（ADC的输入带宽也会影响谐波失真，ADC传递函数的线性性也会影响）
抗锯齿滤波器
抗锯齿滤波器限制输入到ADC的信号范围。它们衰减了那些不感兴趣且可能引起谐波失真的频率（见图4）。抗锯齿滤波器可以通过三种基本方案构建：简单的R-C滤波器、使用运算放大器和无源的有源滤波器，以及单片开关电容滤波器。
4. 抗锯齿滤波器选项包括简单的无源RC（a）、基于运算放大器的有源滤波器（b）和单片开关电容（c）。
简单的R-C滤波器设计简单，组件较少。它们的传递函数只有一个极点。不过它们的衰减可能不够陡峭，无法完全切断所有不需要的频率。此外，它们依赖于所用被动元件的精度，并且对元件随温度漂移引起的误差特别敏感。
使用运放和无源的有源滤波器比被动滤波器提供更好的性能。不过，它们可能需要多个运放和无源。此外，它们的性能仍受被动元件的精度影响，尤其是温度漂移。它们也消耗更多电力。
单片开关电容滤波器比运放方案需要更少的元件、更小的空间和更低的功耗。此外，它们提供更强的性能和温度匹配。它们不需要高精度的外部被动元件。而且，这些易用滤波器有大家族，带有预设的传递函数。
开关电容滤波器有高阶（五阶和八阶）椭圆形、贝塞尔和巴特沃斯滤波器类型，能提供高达 83 dB 的衰减。这提供了理想的“砖墙”滤波响应，而运放式解决方案成本极高。
ADC中的速度Verus功率
当设计中功率重要时，许多工程师为了节省电力，首选方式是降低时钟。虽然这在逻辑上合理，但这并不总是最小化系统功耗的最佳方案。如果ADC可以在应用中以突发模式使用，这可能是最小化ADC功耗和连接ADC的MCU或FPGA功耗的最佳方式。
通过利用ADC（及数字子系统）的断电模式，同时使用ADC和MCU的突发模式，可以实现省电。这样，ADC大部分时间都能进入睡眠状态，只会短时间充能。在许多ADC中，即使在低时钟频率下，有功功率也可能是睡眠模式功率的100倍。
在较短时间内以更高采样率运行ADC可能是周期性数据采集的好选择。显然，对于关键任务系统，这种技术可能行不通。在这种情况下，选择功耗最低的ADC最合理。
ADC架构
目前大多数商用ADC采用五种基本ADC架构：闪存（或并行）、逐次近似寄存器（SAR）、σ-δ（或δσ）、双斜率和流水线。
闪光或并联ADC包含2个N–1高速比较器（见图5）。这些转换器通常提供最高的转换速度，且用于非主要考虑功率消耗的环境。闪存ADC通常比大多数其他转换器方法更昂贵，且其芯片面积和功耗通常随着分辨率呈指数增长。
5. 在闪存ADC中，使用比较器阵列将模拟信号高速转换为数字字。
SAR是一种使用DAC的二分搜索方法。比较器构成了这些流行ADC的基础（见图6）。在模拟输入的采样后，通常通过电容采样信号，信号会依次与DAC的输出进行比较，以确定每个后续的寄存器位。SAR寄存器设置DAC输入，结果逐位收敛。分辨率会增加转换时间。
6. 在逐近似ADC（a）中，比较器中比较内部电压参考的二进制“截波”与采样输入信号，并依次收敛到SAR数字ADC的数字结果（b）。
主流设备提供中高分辨率，最高可达18位，在较低分辨率下最高范围约为5 Msample/s。SAR设备功耗低，且体积小巧。精度取决于内部元件匹配（芯片内电容阵列）。基于SAR的ADC架构在市场上占据主导地位，尽管sigma-delta器件在低速、高精度、基于传感器的应用中越来越受欢迎。
SAR设备广泛应用于各种领域。它们包括电机控制、电池油量表、电源和系统监测、汽车动力传动和安全应用中的高速传感器、旋转传感器、接近传感器、加速度计、陀螺仪、电力系统保护继电器以及通信功率放大器子系统。
西格玛-德尔塔（或称德尔塔-西格玛）架构允许实现高分辨率到超高分辨率（16至24位）转换器，这些转换器通常是低至中速器件（见图7）。在σ-δ方法中，转换器对信号进行过采样，然后利用DSP技术进行波形和滤波，从而在信号感兴趣的区域实现优异的信噪比。它还提供较小的芯片面积和通常较低的速度，通常低于200 ksample/s。
7. 在σ-δ转换器中，数字滤波消除带外噪声，从而提供高信噪比。量化噪声通过噪声整形被推出信号带。需要数字滤波器来消除带外噪声。即使量化器不佳，也有可能达到非常高的信噪比。
更简单的模拟电路配合复杂的内部DSP进行滤波和噪声整形。这导致ADC响应极佳线性和极低的谐波失真，这对于测量极小信号至关重要。除了音频数字化（音频编解码器）外，sigmadelta ADC最常见的应用是测量来自物理传感器的极小信号。温度、重量、压力、酸度、流量和应变是这些部件数字化的常见物理现象。
双斜坡结构为测量慢速信号提供了超低功耗。这些双斜率部分支持高分辨率（18位）。积分一个未知电压，并将其与已知的斜坡参考进行比较。Sigma-delta 器件已取代了大多数高精度应用中的这一技术。
流水线架构支持超过100 Msample/s的高速传输，最高可达16位，功耗低于闪存。这些ADC是小型的流水线并行结构，每个阶段只工作在少数位上（见图8）。并行性以牺牲功耗和延迟（延迟）为代价，提高吞吐量（速度）。这是一种在大多数高速数据采集应用中非常流行的架构，例如基于射频的数据采集系统。
8. 流水线ADC将转换拆分为若干位子集，然后并行执行多次转换以实现高吞吐量。然而，由于多阶段转换，多阶段转换会带来延迟的损失。
评论