下半年，2nm竞争升温

预计 2025 年下半年全球对下一代 2 纳米半导体的领先竞争将愈演愈烈，顶级代工厂台积电和三星电子准备开始大规模生产。与此同时，英特尔也希望通过推出更先进的 1.8nm 制程技术来超越竞争对手。

据报道，台积电已开始接收其 2 纳米工艺节点的客户订单。这些芯片预计将于今年下半年在其位宝山和高雄的工厂生产。

这对台积电来说是一个重要的里程碑，因为它首次在其 2nm 芯片中采用了环栅 (GAA) 晶体管架构。与目前的 3nm 技术相比，新节点有望将性能提高 10-15%，功耗降低 25-30%，晶体管密度提高 15%。

与此同时，第二大晶圆代工企业三星电子也计划在 2025 年下半年实现 2nm 芯片的量产。

该公司在其最新财报中确认，将于今年开始采用其 2nm 工艺生产移动芯片。虽然该公司没有透露具体产品，但普遍认为这款芯片是 Exynos 2600，预计将于 2026 年初应用于即将推出的 Galaxy S26 系列。

三星是首家在其 3nm 芯片上采用 GAA 技术的公司，但初期因良率低而陷入困境。该公司目前的目标是利用其早期经验来提高其 2nm 生产效率。

据消息，台积电目前在全球晶圆代工市场占据主导地位，到 2025 年第一季度，其市场份额为 67.6%。该报还补充说，台积电 2 纳米良率已超过 60%，这是稳定量产的关键水平。

相比之下，据报道三星的成品率约为 40%，市场份额为 7.7%。三星的 2nm GAA 工艺良率仍在爬坡阶段。尽管三星声称其 2nm 节点的良率已超过 40%，相比早期的 30% 有了明显提升，但仍远低于台积电的水平。为了提升良率，三星正通过优化制造流程和加强系统 LSI 与晶圆代工事业部之间的协作来降低成本并提高效率。不过，要达到稳定的量产水平（通常需要 70% 以上的良率），三星仍需时间。

随着 FinFET 工艺逐渐接近物理极限，GAA（Gate-All-Around，环栅晶体管）架构成为延续摩尔定律的关键技术。台积电、三星电子和英特尔都在推进其 2nm 及以下制程节点的 GAA 方案，但它们的具体实现方式有所不同。

台积电在其 2nm 工艺中采用了传统的 GAA 纳米线结构，即使用圆形截面的硅纳米线作为沟道，通过栅极完全包裹沟道以实现最优的静电控制，从而大幅降低漏电流并提高能效。这种设计更适用于低功耗应用场景，例如智能手机芯片和物联网设备。

三星电子则采用了一种独特的 MBCFET（Multi-Bridge Channel FET，多桥通道场效应晶体管）结构，这是 GAA 的一种变体形式，其沟道由水平堆叠的矩形纳米片构成。相比纳米线，纳米片结构的宽度可以灵活调整，从而提升电流驱动能力（比 FinFET 高约 30%），更适合高性能计算场景，如 AI 加速器和 HPC 芯片。

英特尔也在推进其 18A 工艺（即 1.8nm 节点），该工艺基于 RibbonFET GAA 架构，同样采用纳米线/纳米带结构，但强调更高的性能密度和更低的延迟。英特尔希望通过这一代工艺实现「超代际」性能跃升，挑战台积电和三星的领先地位。

这三种 GAA 技术各有优劣，台积电的方案注重稳定性和能效，三星的方案侧重性能扩展，而英特尔则试图通过创新结构实现综合性能突破。未来，GAA 架构可能进一步演进为 CFET（互补 FET），将 nFET 与 pFET 垂直堆叠，进一步缩小标准单元尺寸。

尽管竞争激烈，2nm 市场前景依然强劲。

台积电董事长魏哲家表示，受智能手机和高性能计算需求的推动，2nm 芯片的需求已经超过 3nm 一代。

他还指出，预计前两年 2nm 芯片设计或流片数量将超过 3nm、4nm 和 5nm 等之前的节点。

Counterpoint Research 预测，台积电 2nm 产能将在 2025 年第四季度达到满负荷状态，比以往任何节点都更快。预计主要客户将包括苹果、高通、联发科、AMD，甚至英特尔。

为了保持竞争力，三星正在采取战略举措，加强其代工业务。该公司最近聘请了台积电前高管韩美林（Margaret Han）领导其美国代工业务。

与此同时，美国芯片制造商英特尔正押注 1.8nm 工艺（即 18A），以扭转其代工业务。

英特尔代工服务总经理 Kevin O'Buckley 承认，公司错过了一些早期的最后期限，但他确认 18A 目前有望在 2025 年下半年实现大批量生产, 并预计到 2027 年月产能将达到 2 至 3 万片。

他表示，「我非常直接地承认，我们没有提供 18A 的所有时间表。」英特尔希望利用这一新工艺在先进节点竞赛中挑战台积电和三星。其 18A 工艺目前的良率约为 50%，虽然相较初期已有改善，但仍处于试产阶段。然而，如何在短时间内大幅提升良率仍是英特尔面临的主要挑战之一。