新闻中心

EEPW首页 > 元件/连接器 > 设计应用 > 防静电和浪涌TVS layout设计要点

防静电和浪涌TVS layout设计要点

作者: 时间:2023-01-13 来源:雷卯 收藏

刚看过了CES2023,的外贸伙伴们看了最新的AR,VR,5G产品,新的电子产品更智能、更复杂,嵌入了脆弱和敏感的集成电路。这些设备的环境往往很恶劣,产生高水平静电和快速瞬态浪涌。这些ESD事件可能会干扰设备,从故障到集成电路的破坏。

本文引用地址:http://www.eepw.com.cn/article/202301/442616.htm


电子产品精密化


刚看过了CES2023,的外贸伙伴们看了最新的AR,VR,5G产品,新的电子产品更智能、更复杂,嵌入了脆弱和敏感的集成电路。这些设备的环境往往很恶劣,产生高水平静电和快速瞬态浪涌。这些ESD事件可能会干扰设备,从故障到集成电路的破坏。


将这些问题最小化的最佳方法是从PCB入口放置瞬态电压抑制器(),放置在可能出现浪涌的地方;但在选择这些组件PCB布局必须小心,以确保最好的保护。


电磁兼容可靠性要求


很明显,敏感部件可能会出现静电损坏风险。国际电工委员会IEC委员会定义了标准,该标准定义了四种严重等级,对应于四种电压等级,有两种放电、接触和空气类型。对接触放电的类别与电压水平和电流波形的定义显示了对接触放电的这些类别的定义以及与不同电压水平的波形的定义。


下表是IEC61000-4-2规定最新定义的接触静电放电的波形4级测试要求,附带测试标准波形的具体时间和电压图。


1673524075963513.png

1673524064355501.png


线路中设置


大家都知道要在接口处设置保护器件,但有时候达不到理想的测试效果,这里要分析一下原因:


1 TVS型号选型不当


2 PCB设计不合理,导致TVS保护效果不佳


这里主要讨论在PCB上怎么合理设计让TVS发挥最大的保护功效。


1673524050136580.png


这里就要考虑线路上的各种寄生电感,包括TVS管脚自身的寄生感值。这会影响静电或浪涌发生时后端IC处的箝位电压Vc值。


TVS本身遵从以下公式


VCL = VBR + RD × IPP


R为TVS本身的寄生电容值,越小的产品他的箝位电压会更好,更有效保护IC,IPP是测试瞬间通过TVS本身的电流值。


在测试图中,A点的电压并不是Vc值,Va电压需要加上TVS 两端的电压。


LIN和LIC由PATH通常由线路的控制阻抗(例如50Ω或100 Ω差分)驱动。为了迫使浪涌电流通过保护电路,我们必须确保LGND和LTVS路径尽可能低。此外,为了减少PCB上的辐射,最好的方法是将保护电路尽可能靠近连接器针脚。


以下有三种TVS在板子上的接线方式,供大家选择优劣。


1673524034309289.png

1673524018604966.png

1673524008137472.png


以上ABC的设置方式,大家可以评论哪种方式最好。答案是C


设计案例


需要考虑未被保护的路径远离在保护路径上,否则会有EMI干扰的风险。


1673523992123211.png


总结


以上我们看到,为了限制各种寄生电路的布局,必须注意产生的过电压和电磁干扰。注意接地连接和将TVS放置在正确的方式上,保证一个成功的电路,以确保设备的高可靠性水平的关键。综上所述,以下要点:确保保护装置连接到地面尽可能短,尽量减少寄生电感路径从静电电源到保护组件,然后从保护组件到芯片保护(而不是从静电电源到芯片保护,然后保护连接到该路径)。这也是一种避免寄生电感,将保护组件尽可能接近ESD源:这将最小化PCB上的EMI,与其他路径耦合化PCB上的EMI,与其他路径耦合。



关键词: 雷卯 TVS

评论


相关推荐

技术专区

关闭