CMOS集成电路中电源和地之间的ESD保护电路设计
加入技术交流群
摘 要：讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证.结论证明:在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时,该保护电路不会导通,因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路.
本文引用地址：https://www.eepw.com.cn/article/201808/385807.htm
![[Android开发视频教学]Socket编程(24)](http://editerupload.eepw.com.cn/201010/0c10ea6d4e0e8ee4f3593b458d89cb55.jpg)
![[Android开发视频教学]WIFI网络操作(23)](http://editerupload.eepw.com.cn/201010/a57e500f8313fec2b17f4827fc6a3d84.jpg)
![[Android开发视频教学]Service初步（一）(25)](http://editerupload.eepw.com.cn/201010/05b93eb1aa2ceec6e832bde35b0fb602.jpg)
![[Android开发视频教学]广播机制（一）(21)](http://editerupload.eepw.com.cn/201010/a160804e52e2b550307697372948a83a.jpg)
![[Android开发视频教学]广播机制（二）(22)](http://editerupload.eepw.com.cn/201010/3d5d8c2910a15f174a8a3d7d21969de5.jpg)
评论