时域时钟抖动分析
加入技术交流群
图 14 带通滤波器前面添加 RF 放大器来降低转换速率
通过在时钟输入通路中安装低噪声 RF 放大器，两个数据转换器重复进行了高输入频率的 SNR 测量，其结果如表 5 所示。我们可以看到，测得 SNR 和预计 SNR 匹配的非常好。使用下面的方程式 5，计算得到的时钟抖动值在 90-fs 时钟抖动的 5 fs 以内，其结果通过相位噪声测得推导得出。
表 5 90-fs 时钟抖动和 RF 放大器的 SNR 结果
未滤波采样时钟试验
为了强调滤波采样时钟的重要性，在下一个试验中，我们将时钟带通滤波器从 CDCE72010 输出端去除。在图 15 所示结构中，我们使用了 E5052A 相位噪声分析仪来捕获时钟相位噪声。但是不幸的是，该分析仪对相位噪声的测量仅达到 40-MHz 载波频率偏移，并且在这点以外没有给出任何相位噪声特性的相关信息。
图 15 未滤波采样时钟输入的测试装置结构
要设定使用未滤波时钟时的正确积分上限，我们必须再一次复习一下采样理论。CDCE72010 的未滤波时钟输出看起来像一种具有快速升降沿的方波，而其升降沿由时钟频率的基频正弦波高阶谐波引起。这些谐波的振幅比基频低，且其振幅随谐波阶增加而下降。
在采样时间，基频正弦波及高阶谐波与输入信号混频，如图 16 所示。（为了简单起见，仅显示了一个谐波。）因此，三阶谐波周围的相位噪声与输入信号混频，而第三谐波也形成一个混频结果。但是，由于时钟信号的第三谐波的振幅更低，因此该混频结果的振幅也被降低。
图 16 采样时间时钟基频及其谐波与输入信号混频
两个采样信号组合在一起时，我们可以看到，一旦振幅差异超出 ~3 dB 时，由第三谐波引起的总相位噪声减弱为最小。由于基频和第三谐波之间的交叉点为 2 × fs，将宽带相位噪声积分至 2 × fs 可以得到相当准确的结果。
如后面图 19 所示，CDCE72010 的未滤波 LVCMOS 输出相位噪声在 –153 dBc/Hz 附近稳定，其始于 ~10 MHz 偏移频率，原因可能是 LVCMOS 输出缓冲器的热噪声。ADS54RF63 EVM 具有 ~1 GHz（受限于变压器）的时钟输入带宽；因此理论上而言，应该可以对相位噪声求积分为 ~1GHz（在900-MHz 偏移频率的 3dB 时下降）。这会带来 ~1.27 ps 的采样时钟抖动，并将 fIN = 1GHz 的 SNR 降至 ~42.8 dBFS!
图 17 低通滤波器前面添加RF放大器来降低转换速率
图 18 不同低通滤波器限制相位噪声
图 19 外推 (extrapolate) 123-MHz 偏移频率的未滤波相位噪声
实际 SNR 测量结果比表 6 所列要好不少。对比实际测量结果，计算得时钟抖动和 SNR 之间存在巨大的差异。这表明，LVCMOS 输出的相位噪声实际较好地限定在由变压器决定的 900-MHz 偏移频率界限以内。
评论