基于FPGA快速A 律压缩编码的设计与实现 作者： 时间：2010-03-29 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 4.1状态机（state）为了使comp模块间有序进行工作，确保之间数据正确稳定的传输，特引入状态机对各模块进行数据读、写控制。 4.2比较单元（compare）图3 comp单元流程图（段内码单元） 图4 comp单元流程图（段落码单元） 上一页 1 2 3 4 下一页
加入技术交流群
评论