基于多相滤波的数字接收机的FPGA实现 作者： 时间：2011-02-17 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 这样得到实信号数字信道化的多相滤波实现模型如图4所示。1．3 算法仿真 仿真时，设信号的采样频率为2 GHz，信道带宽为62．5 MHz，共16个信道，输入信噪比为0dB。输入信号样本为1 920点(每个信道120点)，信号的起始点为112 ns，脉冲宽度为600 ns。在62．5～937．5 MHz间对起始点、脉宽和频率进行测量，频率步长为250 kHz，参数的均方根误差如图5～图7所示。 上一页 1 2 3 下一页
加入技术交流群
评论