FPGA实现时分多址的一种改进型方法 作者： 时间：2011-03-17 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 在端口A输入时钟clk3072的每个下降沿，端口A输入地址AddrIn都递增1，则在elk3072的上升沿，根据例化的双口RAM的IP核，端口A的四路输入数据将存储进相应的地址空间中。 在端口B输入时钟elk12288的每个下降沿，端口B输入地址AddrOut都递增1，则在elk12288的上升沿，根据例化的双口RAM的IP核，相应的地址空间中的数据将通过Dout被读出来。 依次将输出数据以时分多址的帧格式传输出去。 上一页 1 2 3 4 下一页
加入技术交流群
评论